特許

J-GLOBAL ID：200903079732698010

制御装置の多重化方式

発明者： 清水 勝人 ,  伊藤 明男 ,  丸山 良雄 ,  毛利 優紀子
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 笹岡 茂 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-236006
公開番号（公開出願番号）：特開平9-062304
出願日： 1995年08月22日
公開日（公表日）： 1997年03月07日
要約：

【要約】【目的】 プロセス制御システムにおいて、プロセス制御の信頼性、連続性及び安全性を向上させるに好適な制御装置の多重化方式を提供することにある。【構成】 主系コントローラ1と、待機系コントローラ2とからなり、両コントローラ間で一致化が必要なデータを周期的に一致させる制御装置の多重化方式において、主系コントローラの演算素子7a,7bの入出力データ及びこの演算素子の演算に使用する内部データの中から両コントローラ間で一致化が必要なデータを予め決定し、演算周期毎に前記一致化が必要なデータを演算処理によって算出したとき、該データを自己のメモリ8aの一致化データエリア9aに書き込むと共に、一致化処理周期時に、待機系コントローラのメモリ8bの一致化データエリア9bに転写することを特徴とする。

請求項（抜粋）：

制御を実行する主系コントローラと、該主系コントローラが動作不能となった時に切り換わって制御を実行する待機系コントローラとからなり、両コントローラ間で一致化が必要なデータを周期的に一致させる制御装置の多重化方式において、主系コントローラの演算素子の入出力データ及びこの演算素子の演算に使用する内部データの中から両コントローラ間で一致化が必要なデータを予め決定し、演算周期毎に前記一致化が必要なデータを演算処理によって算出したとき、該データを自己のメモリに書き込むと共に、一致化処理周期時に、待機系コントローラのメモリに転写することを特徴とする制御装置の多重化方式。

IPC (3件)：

G05B 9/03 ,  G05B 7/02 ,  G05B 23/02 302

FI (3件)：

G05B 9/03 ,  G05B 7/02 B ,  G05B 23/02 302 W