特許
J-GLOBAL ID：200903079745271058
キャッシュタグメモリ用キャッシュタグ制御装置及び制御方法
発明者：
出願人/特許権者：
代理人 (1件)：
山川 政樹
公報種別：公開公報
出願番号（国際出願番号）：特願平5-138968
公開番号（公開出願番号）：特開平6-318178
出願日： 1993年05月18日
公開日（公表日）： 1994年11月15日
要約：
【要約】 (修正有)【目的】 キャッシュタグメモリのキャッシュタグを更新するために複数の連続するキャッシュタグ変更動作をシステムバスを介して受信する。【構成】 キャッシュタグ制御装置は、キャッシュタグを記憶するメモリと、メモリ中の1つのキャッシュタグを指定し、その読取り内容に結合し、第1の変更動作に基づいてキャッシュタグを変更する第1の更新回路と、それから出力される更新キャッシュタグを記憶するステージレジスタと、第1の変更動作がメモリへの書込みを完了する前にシステムバスから転送されてくる第2の変更動作が第1の変更動作と同じキャッシュタグに関わるものであるかどうかを判定する比較回路と、第2の変更動作が第1の変更動作と同じキャッシュタグに関わるものである場合に、第2の変更動作に従ってステージレジスタからの更新キャッシュタグを変更する第2の更新回路から構成される。
請求項（抜粋）：
システムバスに結合し、前記キャッシュタグメモリのキャッシュタグを更新する複数のキャッシュタグ変更オペレーションを受信し、前記キャッシュタグメモリにおける同じアドレスに関わる第2の変更オペレーションを、第1の変更オペレーションが完了する前に受信するキャッシュタグメモリ用キャッシュタグ制御装置において、キャッシュタグを記憶するメモリ手段と、前記メモリ手段に結合して、前記メモリ手段中の1つのキャッシュタグを指定し、前記システムバスから第1の変更オペレーションを受信するアドレスレジスタ手段と、前記メモリ手段に結合して、前記アドレスレジスタ手段に従って前記キャッシュタグを読取る読取りレジスタ手段と、前記読取りレジスタ手段に結合して、前記第1の変更オペレーションに基づいて前記キャッシュタグを変更する第1の更新手段と、前記第1の更新手段に結合して、前記第1の変更オペレーションに応答して前記第1の更新手段から出力された更新キャッシュタグを記憶するステージレジスタ手段と、前記システムバスに結合して、前記第1の変更オペレーションが前記メモリ手段への書込みを完了する前に前記システムバスから伝送されてくる前記システムバスからの第2の変更オペレーションが前記第1の変更オペレーションと同じ前記メモリ手段中のキャッシュタグに関わるものであるかどうかを判定する比較手段と、前記ステージレジスタ手段及び前記比較手段に結合して、前記第2の変更オペレーションが前記第1の変更オペレーションと同じキャッシュタグに関わるものである場合に、前記第2の変更オペレーションに従って前記ステージレジスタ手段の前記更新キャッシュタグを変更する第2の更新手段と、前記メモリ手段に結合して、前記アドレスレジスタ手段からの前記アドレスの指定に応じて前記第1及び第2の更新キャッシュタグを前記メモリ手段に書込む書込みレジスタ手段とを具備するキャッシュタグ制御装置。
引用特許：
前のページに戻る
