特許
J-GLOBAL ID：200903079748033212
半導体集積回路装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
恩田 博宣
公報種別：公開公報
出願番号（国際出願番号）：特願平10-059799
公開番号（公開出願番号）：特開平11-261072
出願日： 1998年03月11日
公開日（公表日）： 1999年09月24日
要約：
【要約】【課題】高速動作と低消費電力を両立させることができる半導体集積回路装置を提供する。【解決手段】シリコン単結晶基板1上にシリコン酸化膜3,5を介してSOI層6,7が形成され、MOSFET20,21を構成している。MOSFET20,21がオン状態とオフ状態の遷移を繰り返す回路動作時に完全空乏化モードにされチャネル形成領域のSOI層6,7が膜厚方向に全て空乏化する。MOSFET20,21がオン状態ないしはオフ状態を保持している回路待機時に部分空乏化モードにされSOI層6,7において膜厚方向に空乏化しない領域が存在する。このモードの切り替えはバックゲート電極層4に印加する電圧によって行われる。
請求項（抜粋）：
半導体基板上に絶縁体層を介して形成された単結晶半導体層と、前記単結晶半導体層上にゲート絶縁膜を介して形成されたゲート電極と、前記単結晶半導体層に形成されたソースおよびドレイン領域と、前記単結晶半導体層内の前記ソース領域と前記ドレイン領域の間のチャネル形成領域と、を有するMOSFETを備えた半導体集積回路装置において、前記チャネル形成領域の前記単結晶半導体層が膜厚方向に全て空乏化する完全空乏化モードと、前記チャネル形成領域の単結晶半導体層において膜厚方向に空乏化しない領域が存在する部分空乏化モードを有し、前記MOSFETがオン状態とオフ状態の遷移を繰り返す回路動作時に前記完全空乏化モードにするとともに、前記MOSFETがオン状態ないしはオフ状態を保持している回路待機時に前記部分空乏化モードにするようにしたことを特徴とする半導体集積回路装置。
FI (3件)：
H01L 29/78 622
, H01L 29/78 613 A
, H01L 29/78 617 N
