特許
J-GLOBAL ID:200903079752465151
半導体装置の製造方法
発明者:
,
,
出願人/特許権者:
代理人 (1件):
吉田 茂明 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願2001-064276
公開番号(公開出願番号):特開2002-270685
出願日: 2001年03月08日
公開日(公表日): 2002年09月20日
要約:
【要約】 (修正有)【課題】 半導体素子の微細化が進んでも、素子間の分離能力を保つことができる素子分離構造の形成方法を提供する。【解決手段】 900°Cの窒素雰囲気下で熱処理を行うことで、非単結晶シリコン膜を基板1主面からのエピタキシャル成長によって単結晶化し、エピタキシャルシリコン膜85を形成する。その後、CMP法によりエピタキシャルシリコン膜85を平坦化し、素子分離絶縁膜50の上面を露出させる。これにより2段突出形状の断面形状を有する素子分離絶縁膜50が完成する。
請求項(抜粋):
(a)半導体基板の主面全面に絶縁膜を形成する工程と、(b)前記絶縁膜の全面にエッチングマスクを選択的に形成し、該エッチングマスクを用いて、前記絶縁膜を前記半導体基板の前記主面が露出しないように選択的にエッチングして、前記絶縁膜の前記エッチングマスクで覆われた領域の下部を上段突出部としてパターニングする工程と、(c)前記上段突出部の側面を覆うスペーサを形成する工程と、(d)前記絶縁膜の前記エッチングマスクおよび前記スペーサで覆われない領域を、前記半導体基板の前記主面が露出するようにエッチングにより除去し、前記絶縁膜の前記上段突出部および前記スペーサで覆われた領域の下部を下段突出部としてパターニングする工程と、(e)前記前記エッチングマスクおよび前記スペーサを除去し、前記上段突出部と、前記上段突出部よりも幅の広い前記下段突出部とが連続した2段突出形状の素子分離絶縁膜を形成する工程と、(f)前記素子分離絶縁膜のパターン間を単結晶半導体膜で埋め込む工程と、を備える半導体装置の製造方法。
IPC (7件):
H01L 21/76
, H01L 21/20
, H01L 21/316
, H01L 21/762
, H01L 27/08 331
, H01L 27/12
, H01L 29/78
FI (8件):
H01L 21/20
, H01L 21/316 S
, H01L 27/08 331 A
, H01L 27/12 E
, H01L 27/12 F
, H01L 21/76 E
, H01L 21/76 D
, H01L 29/78 301 R
Fターム (47件):
5F032AA09
, 5F032AA25
, 5F032AA36
, 5F032AA37
, 5F032AA44
, 5F032AA77
, 5F032BA01
, 5F032CA03
, 5F032CA17
, 5F032CA24
, 5F032DA16
, 5F032DA25
, 5F032DA28
, 5F032DA78
, 5F032DA80
, 5F048AA04
, 5F048AA05
, 5F048BA01
, 5F048BA16
, 5F048BD04
, 5F048BD09
, 5F048BG05
, 5F052AA17
, 5F052BA14
, 5F052CA10
, 5F052DA01
, 5F052DB01
, 5F052GB03
, 5F052GB08
, 5F052GB16
, 5F058BA02
, 5F058BB10
, 5F058BD01
, 5F058BD04
, 5F058BD10
, 5F058BF02
, 5F058BF62
, 5F058BF63
, 5F058BH12
, 5F140AA39
, 5F140AA40
, 5F140BC06
, 5F140BC13
, 5F140BC17
, 5F140BG08
, 5F140CB04
, 5F140CE07
前のページに戻る