特許
J-GLOBAL ID：200903079755138186
マイクロコンピユータ及びテスト方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
宮園 純一
公報種別：公開公報
出願番号（国際出願番号）：特願平3-306569
公開番号（公開出願番号）：特開平5-120056
出願日： 1991年10月25日
公開日（公表日）： 1993年05月18日
要約：
【要約】【目的】 少ない被テスト端子数でビット数の多いバスを持つマイクロコンピュータを得、このマイクロコンピュータの動作テストを効率よく安価に行えるテスト方法を得る。【構成】 マイクロコンピュータ2は、アドレス設定回路7,8と比較回路9,10を備え、動作テストを行う際、テスタ1からのALT制御信号により所望の上位アドレスの値をアドレス設定回路7,8に予め設定しておき、この設定された上位アドレスの値と内部で作成された上位アドレスの値とを比較回路9,10で比較させ、この比較結果をテスタ1により判定し、動作テストを行う。
請求項（抜粋）：
下位アドレス,データ,コントロール信号を入出力するポート/バスバッファを備えたマイクロコンピュータにおいて、外部からの制御信号により任意の上位アドレスの値を設定するアドレス設定回路と、このアドレス設定回路に設定された上位アドレスの値と内部から得た上位アドレスの値とを比較する比較回路とを上位アドレスのビット数分備えたことを特徴とするマイクロコンピュータ。
IPC (2件)：
G06F 11/22 340
, G06F 15/78 510
