特許

J-GLOBAL ID：200903079756424204

同期化回路付スキャンパスデータ戻し機能を有する電子回路

発明者： 幸前 成一
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-326059
公開番号（公開出願番号）：特開平5-240916
出願日： 1991年12月10日
公開日（公表日）： 1993年09月21日
要約：

【要約】【目的】試験機と被試験パッケージとを同期させて動作を高速化し、試験時間の短縮をはかる。【構成】パッケージ内に配置された複数の半導体集積回路(LSI)からなり、各LSIは、それぞれクロックに同期して動作するスキャンパス付レジスタを有し、スキャンパスデータ戻しモードのときに、前記スキャンパス付レジスタに格納されたスキャンアウトデータを前段に転送するスキャンパスデータ戻し機能内蔵LSIにおいて、前記スキャンパスデータ戻しモードの選択時に、次段のLSIのスキャンアウトデータをクロックに同期して取り込み、このスキャンアウトデータを前段に転送する同期手段を備える。

請求項（抜粋）：

パッケージ内に配置された複数の半導体集積回路からなり、前記各半導体集積回路は、クロックに同期して動作するスキャンパス付レジスタを有し、スキャンパスデータ戻しモードのときに、前記スキャンパス付レジスタに格納されたスキャンアウトデータを前段に転送するスキャンパスデータ戻し機能内蔵LSIにおいて、前記スキャンパスデータ戻しモードの選択時に、次段のLSIのスキャンアウトデータをクロックに同期して取り込み、このスキャンアウトデータを前段に転送する同期手段を備えることを特徴とする同期化回路付スキャンパスデータ戻し機能を有する電子回路。