特許

J-GLOBAL ID：200903079771039260

集積回路に電界効果デバイスを製造する方法

発明者： ロバート エム.ウォレス ,  リチャード エイ.ストルツ ,  グレン ディ.ウィルク
出願人/特許権者： テキサス インスツルメンツ インコーポレイテツド
代理人 (1件)： 浅村 皓 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-200828
公開番号（公開出願番号）：特開2000-049349
出願日： 1999年07月14日
公開日（公表日）： 2000年02月18日
要約：

【要約】【課題】 ゲート誘電体の厚さの問題を考慮した電界効果デバイス。【解決手段】 誘電率の高いオキシ窒化ジルコニウム(又はハフニウム)シリコン・ゲート誘電体で構成される電界効果半導体デバイス並びにそれを形成する方法を開示した。デバイスは、その中に半導体チャンネル領域24が形成されているシリコン基板20を有する。この基板の上にオキシ窒化ジルコニウム・シリコン・ゲート誘電体層36が形成され、その後導電ゲート38が設けられる。オキシ窒化ジルコニウム・シリコン・ゲート誘電体層36は、二酸化シリコンの比誘電率よりもかなり高い比誘電率を有する。しかし、オキシ窒化ジルコニウム・シリコン・ゲート誘電体は、二酸化シリコンの利点、例えば高い絶縁降伏特性、低い界面状態密度及び高い安定性を持つように設計することも出来る。

請求項（抜粋）：

集積回路に電界効果デバイスを製造する方法に於て、単結晶シリコン基板を用意し、前記基板の上にオキシ窒化金属シリコン・ゲート誘電体層を形成し、前記金属はハフニウム、ジルコニウム及びその混合物から成る群から選ばれており、前記ゲート誘電体層に重なる導電ゲートを形成する工程を含む方法。

IPC (6件)：

H01L 29/78 ,  H01L 21/283 ,  H01L 27/10 451 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (4件)：

H01L 29/78 301 G ,  H01L 21/283 C ,  H01L 27/10 451 ,  H01L 29/78 371

引用特許：

審査官引用 (3件)

• 特開昭56-161669
  
• 特開昭60-050950
  
• 特開昭64-050428