特許
J-GLOBAL ID：200903079790521189
単一位相クロックによって作動する走査可能なマスタ/スレーブ・ラッチ
発明者：
出願人/特許権者：
代理人 (1件)：
合田 潔 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-151350
公開番号（公開出願番号）：特開平8-032414
出願日： 1995年06月19日
公開日（公表日）： 1996年02月02日
要約：
【要約】【目的】 単一相クロックで動作可能なマスタ・ラッチ/スレーブ・ラッチ回路を提供する。【構成】 複数のマスタ/スレーブ段を含み、各マスタ/スレーブ段にマスタ・セグメントと少なくとも1つのスレーブ・セグメントが含まれるデバイス。各マスタ・セグメント(最初のマスタ/スレーブ段に含まれるものを除く)は、通常動作中には外部論理によって、走査動作中には前のスレーブ・セグメントの出力によって作動することができる。連続単一位相クロックによって、走査ポートならびに、前記マスタ/スレーブ段のそれぞれのマスタ・セグメントおよびスレーブ・セグメントに刻時信号を供給する。制御部分が、走査イネーブル期間のすべての間に、マスタ・セグメントに印加される論理を非活動化し、走査ポートから前記マスタ・セグメントに印加される論理を活動化する。この制御部分は、通常動作期間のすべての間に、マスタ・セグメントから走査ポートを非活動化し、マスタ・セグメントに出力される論理を活動化する。
請求項（抜粋）：
第1の交差結合されたインバータ部分とnチャネル相補形書込み回路とを含むマスタ・ラッチと、第2の交差結合されたインバータ部分とpチャネル相補形書込み回路とを含む、入力が前記マスタ・ラッチから出力されるスレーブ・ラッチと、前記nチャネル相補形書込み回路および前記pチャネル相補形書込み回路を作動させる、単一位相クロックとを含む、マスタ/スレーブ・ラッチ回路。
IPC (3件)：
H03K 3/037
, G06F 11/22 360
, H03K 3/3562
