特許
J-GLOBAL ID：200903079799182808
多層配線構造の半導体装置及びその製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
長谷川 芳樹 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-314999
公開番号（公開出願番号）：特開平6-163714
出願日： 1992年11月25日
公開日（公表日）： 1994年06月10日
要約：
【要約】【目的】 本発明は、多層配線構造を有する半導体装置及びその製造方法において、ヴィア構造に著しい信頼性を有する半導体装置及びその製造方法を提供することを目的とする。【構成】 本発明に係る製造方法は、基板本体10の上方の下層金属配線30を含む下地絶縁膜20に層間絶縁膜40を形成する第1の工程と、層間絶縁膜40にヴィア孔50を穿設する第2の工程と、ヴィア孔50の穿設された層間絶縁膜40上にヴィア膜51aを形成する第3の工程と、ヴィア孔50の底面に形成されたヴィア膜51aを除去する第4の工程と、ヴィア孔50にCVD法によってAlもしくはAl合金を堆積させてヴィアプラグ52を形成する第5の工程とを有することを特徴とする。
請求項（抜粋）：
基板上に形成された下層金属配線と、前記下層金属配線を含む面上に形成された第1の絶縁膜と、前記第1の絶縁膜の所定の位置をエッチング除去して前記下層金属配線を露出させることにより穿設された開孔と、前記開孔の内周面に周設された第2の絶縁膜と、前記露出した下層金属配線からAlもしくはAl合金を成長させることにより前記第2の絶縁膜が周設された前記開孔内に形成されたヴィアプラグと備えることを特徴とする多層配線構造の半導体装置。
IPC (5件)：
H01L 21/90
, H01L 21/203
, H01L 21/205
, H01L 21/3205
, H01L 21/28
