特許

J-GLOBAL ID：200903079802056630

障壁なし半導体メモリ装置の製造方法

発明者： ギュンター シンドラー ,  ヴァルター ハルトナー ,  フランク ヒンターマイアー ,  カルロス マズレ-エスペヨ
出願人/特許権者： シーメンス アクチエンゲゼルシヤフト
代理人 (1件)： 矢野 敏雄 (外3名)
公報種別：公表公報
出願番号（国際出願番号）：特願平10-516107
公開番号（公開出願番号）：特表2001-501373
出願日： 1997年09月11日
公開日（公表日）： 2001年01月30日
要約：

【要約】特に、強誘電材をメモリ誘電体として用いるための集積化半導体メモリ装置の製造方法であり、その際、メモリコンデンサの第1電極と選択トランジスタとの間の導電接続は、メモリ誘電体の析出後初めて製造され;並びに、製造方法により製造されたメモリ装置である。

請求項（抜粋）：

集積化半導体メモリ装置の製造方法において、 以下の方法ステップ、 即ち、 -半導体(3)と、該半導体(3)上に設けられた絶縁層(10)とを有する各選択トランジスステップ、 -前記選択トランジスタ(2)のソース領域(4)上の前記絶縁層(10)内にコンタクトホール(12)を製造するステップ、 -前記絶縁層(10)の表面(14)上に補助層(16)を堆積し、続いて、前記補助層(16)内に切欠部(15)を製造するステップ、 -前記切欠部(15)の側縁(20)に第1の電極(18)を製造するステップ、 -前記第1の電極(18)にメモリ誘電体(22)を堆積するステップ、 -前記メモリ誘電体(22)の空き面に第2の電極(24)を堆積するステップ、 -前記補助層(16)を除去するステップ、 -前記選択トランジスタ(2)の1つの前記各第1の電極(18)のそれぞれ1つと前記ソース領域(4)との間に、導電接続部(28)を製造するステップとを有している ことを特徴とする方法。

IPC (6件)：

H01L 27/10 451 ,  H01L 21/768 ,  H01L 21/822 ,  H01L 21/8242 ,  H01L 27/04 ,  H01L 27/108

FI (4件)：

H01L 27/10 451 ,  H01L 27/10 651 ,  H01L 27/04 C ,  H01L 21/90 C