特許

J-GLOBAL ID：200903079808269768

半導体装置及びその製造方法

発明者： 田口 幹朗
出願人/特許権者： 三洋電機株式会社
代理人 (1件)： 鳥居 洋
公報種別：公開公報
出願番号（国際出願番号）：特願2000-158136
公開番号（公開出願番号）：特開2001-339084
出願日： 2000年05月29日
公開日（公表日）： 2001年12月07日
要約：

【要約】【課題】 この発明は、低温で良好なヘテロ接合特性を得ることができる半導体装置及びその製造方法を提供することを目的とする。【解決手段】 n型の単結晶シリコン半導体基板11をシアノ加工物の溶液13中に浸漬し、基板表面にシアノイオンを導入する工程と、n型基板11上にノンドープの非晶質シリコン薄膜14(16)を介在させてn型又はp型の非晶質シリコン薄膜15(17)を積層してヘテロ接合を形成する工程と、含む。

請求項（抜粋）：

一導電型の結晶系シリコン半導体基板上に真性又は実質的に真性な非晶質シリコン系半導体薄膜を介在させて他導電型又は一導電型の非晶質シリコン系半導体薄膜を積層してヘテロ接合を形成した半導体装置であって、前記一導電型の結晶系シリコン半導体基板表面に存在するダングリングボンドにシアノイオンを結合させたことを特徴とする半導体装置。

IPC (2件)：

H01L 31/04 ,  H01L 21/306

FI (4件)：

H01L 31/04 B ,  H01L 21/306 Z ,  H01L 31/04 V ,  H01L 31/04 A

Fターム (16件)：

5F043AA02 ,  5F043AA31 ,  5F043AA40 ,  5F043BB22 ,  5F043BB30 ,  5F043GG10 ,  5F051AA02 ,  5F051AA05 ,  5F051CA15 ,  5F051CA40 ,  5F051CB13 ,  5F051CB21 ,  5F051DA04 ,  5F051DA07 ,  5F051FA04 ,  5F051GA04