特許
J-GLOBAL ID：200903079812031849
チェックポイント処理加速装置および同装置を適用した計算機システム
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-234321
公開番号（公開出願番号）：特開平10-078918
出願日： 1996年09月04日
公開日（公表日）： 1998年03月24日
要約：
【要約】【課題】標準的なユニプロセッサなどを搭載する計算機でチェックポイント/リカバリ機能を容易に実現可能とするチェックポイント処理加速装置。【解決手段】キャッシュメモリ20上でのデータ更新が行なわれると、ビフォアイメージ取得部32は、その更新アドレスと更新前データとを取得して、ビフォアイメージ記憶部35に格納する。キャッシュフラッシュ実行部34は、このビフォアイメージ記憶部35に格納されたすべてのアドレスを使用し、更新状態のキャッシュブロックの内容をメインメモリ51に書き戻すことを要求するコマンドをシステムバス40に発行する。一方、メインメモリ状態復元部33は、ビフォアイメージ記憶部35に格納されたすべての更新前データについて、新しく格納したものから順に、メインメモリ51への更新書き込みを要求するコマンドをシステムバス40に発行する。
請求項（抜粋）：
バススヌープ機構を有するコピーバック型のキャッシュメモリを備えた少なくとも一つ以上のプロセッサと、メインメモリと、前記プロセッサと前記メインメモリとを接続するシステムバスとを具備してなる計算機に適用されるチェックポイント処理加速装置であって、データ更新が発生したアドレスおよびその更新前のデータを組としたビフォアイメージを複数個記憶するビフォアイメージ記憶手段と、前記キャッシュメモリ上でデータ更新が発生したことを示すコマンドおよびそれに対する応答を前記システムバスの監視によって検知し、それらが更新アドレスおよび更新前データを含む場合に、そのアドレスおよび更新前データを前記ビフォアイメージ記憶手段に格納し、更新の発生したアドレスを含むが更新前のデータを含まない場合に、その更新前のデータを読み出すためのコマンドを前記コマンドに含まれるアドレスを用いて前記システムバスに発行し、前記アドレスおよび読み出された更新前のデータを前記ビフォアイメージ記憶手段に格納するビフォアイメージ取得手段と、前記プロセッサから指示されたときに、前記ビフォアイメージ記憶手段に格納されたすべてのアドレスについて、そのアドレスで示される更新状態のデータをメインメモリに書き戻すことを要求するコマンドを前記システムバスに発行するキャッシュフラッシュ実行手段と、前記プロセッサから指示されたときに、前記ビフォアイメージ記憶手段に格納されたすべての更新前データについて、新しく格納したものから順にメインメモリへの更新書き込みを要求するコマンドを前記システムバスに発行するメインメモリ状態復元手段とを具備してなることを特徴とするチェックポイント処理加速装置。
IPC (3件)：
G06F 12/08 310
, G06F 11/14 310
, G06F 12/16 310
G06F 12/08 310 B
, G06F 11/14 310 B
, G06F 12/16 310 C
