特許

J-GLOBAL ID：200903079820389906

半導体メモリおよびその製造方法

発明者： 藤本 裕希
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-256662
公開番号（公開出願番号）：特開平6-112428
出願日： 1992年09月25日
公開日（公表日）： 1994年04月22日
要約：

【要約】【目的】DRAMのビット線を連続したストライプ状に形成して、ビット線上の浅い開口にチャネル領域を形成する。ビット線の引き回しや分岐がなくなり、高速化および高密度化を実現した。【構成】ソース・ドレイン4上の開口にゲート酸化膜10を堆積したのち、エッチバックする。つぎにP型シリコンからなるチャネル領域11を選択成長したのちドレイン・ソース12を形成する。つぎに電荷蓄積電極(ストレージノード)となる第2のポリシリコン13を堆積したのち、パターニングする。つぎに容量絶縁膜14およびキャパシタの対向電極(セルプレート)となる第3のポリシリコン15を堆積する。

請求項（抜粋）：

一導電型半導体基板の一主面に形成された開口の底面に第1の逆導電型拡散層が形成され、前記開口の側面にゲート絶縁膜が形成され、前記開口の内部にチャネル領域を構成する一導電型半導体層が埋め込まれ、前記一導電型半導体層の表面に第2の逆導電型拡散層が形成され、前記第1および第2の逆導電型拡散層がソース・ドレインを構成し、前記第2の逆導電型拡散層の上にキャパシタを構成する電荷蓄積電極、誘電体膜および対向電極が形成された半導体メモリ。

IPC (2件)：

H01L 27/108 ,  H01L 27/04