特許

J-GLOBAL ID：200903079832302490

多層基板製造方法

発明者： 町田 哲男
出願人/特許権者： 日本マルチ株式会社
代理人 (1件)： 坪内 康治
公報種別：公開公報
出願番号（国際出願番号）：特願平11-276810
公開番号（公開出願番号）：特開2001-102753
出願日： 1999年09月29日
公開日（公表日）： 2001年04月13日
要約：

【要約】【課題】 生産性が良く、複雑な回路パターンの形成に有利で、多数の導体層を貫通する接続ビアでも不良が発生し難くする。【解決手段】 導体層C2の上に、片面銅張絶縁材フィルム19を貼着し、絶縁層W1と導体層C3の一部を成す銅箔18を積層する。銅箔18の内、より内層の導体層C1、C2との間でビアホールを形成したい箇所に、フォトエッチングにより開口部20-1、20-2をあけ、更に化学エッチングにより、絶縁層r1,3 とW1に、各々、導体層C1、C2まで届くビアホール用の孔21-1、21-2をあけたあと、銅メッキを施して銅箔18の表面と孔21-1、21-2の内壁に銅メッキ層22を形成する。銅箔18と銅メッキ層22が一体となって1つの導体層C3を成し、該導体層C3と導体層C1、C2の間に2つのブラインドビアホール23-1、23-2が一緒に形成される。

請求項（抜粋）：

導体層と絶縁層を交互に積層する多層基板製造方法において、或る導体層と、該或る導体層より内層の任意の他の導体層を接続ビアで接続する際、当該或る導体層を形成したあと、当該或る導体層と、当該或る導体層から当該他の導体層との間の絶縁層の内、接続ビアに相当する部分を各々エッチングにより除去し、しかるのち、導体メッキを施し、接続ビアを形成するようにしたこと、を特徴とする多層基板製造方法。

FI (2件)：

H05K 3/46 N ,  H05K 3/46 B

Fターム (23件)：

5E346AA12 ,  5E346AA15 ,  5E346AA43 ,  5E346BB01 ,  5E346CC08 ,  5E346DD02 ,  5E346DD03 ,  5E346DD12 ,  5E346DD22 ,  5E346DD32 ,  5E346EE31 ,  5E346EE38 ,  5E346FF04 ,  5E346FF28 ,  5E346GG15 ,  5E346GG17 ,  5E346GG19 ,  5E346GG22 ,  5E346GG27 ,  5E346GG28 ,  5E346HH07 ,  5E346HH11 ,  5E346HH33