特許

J-GLOBAL ID：200903079852161648

シングルエンド読み取りデュアルエンド書き込みSRAMセル

発明者： サミュエル・ディー・ナフジガー ,  ケビン・エックス・ツァング
出願人/特許権者： ヒューレット・パッカード・カンパニー
代理人 (1件)： 古谷 馨 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-195181
公開番号（公開出願番号）：特開平11-086561
出願日： 1998年07月10日
公開日（公表日）： 1999年03月30日
要約：

【要約】【課題】 読み取り速度が速い、予備ポートの追加が容易なスタティックランダムアクセスメモリ(SRAM)セルを提供する。であり、【解決手段】 1つ以上の記憶素子(92、182、184)を有する、単一の伝送回線(96)により読み出しコンポーネント(98)に接続された、スタティックランダムアクセスメモリ(SRAM)セルである。各記憶素子(92、182、184)はスイッチ(94)を介して伝送回線(96)に接続され、1回に1つの記憶素子が伝送回線(96)に起動状態で接続可能である。読み出しコンポーネント(98)は、起動状態の記憶素子(92、182もしくは184)に記録される値を示す出力を発生し、さらに伝送回線(96)を切り替える。

請求項（抜粋）：

ビット線(96)と;1つ以上の記憶素子(92、182、184)と、各記憶素子は、記憶値を保持しており、1つ以上の選択スイッチ(94)を介して前記ビット線(96)に切り替え可能に接続されること、前記1つ以上の選択スイッチ(94)は、前記1つ以上の記憶素子(92、182、184)の1つから前記ビット線(96)へ伝送値として前記記憶値を伝送するためのスイッチであること;前記ビット線(96)に接続されるセンサ(98)と、該センサ(98)は前記ビット線(96)に生じる前記伝送値だけに基づく出力を発生すること、を含むことを特徴とするメモリセル。

FI (3件)：

G11C 11/40 B ,  G11C 11/34 U ,  G11C 11/34 K