特許

J-GLOBAL ID：200903079864949364

半導体記憶装置

発明者： 瀬崎 朋久 ,  初田 次康 ,  田中 功
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 小鍜治 明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-140495
公開番号（公開出願番号）：特開平6-349280
出願日： 1993年06月11日
公開日（公表日）： 1994年12月22日
要約：

【要約】【目的】 読み出し動作時のビット線の電位振幅をセンスアンプの増幅動作にに最低限必要なレベルに抑え、低消費電力化を可能とする。【構成】 アクセスすべきメモリアレイの行アドレス情報を解読する行デコーダ4と、ビット線1と電気的に等価な構成を持つダミービット線13と、ダミービット線13に接続されダミービット線の電位変化を検知し検知信号を出力するタイミング制御回路17と、行デコーダ4とタイミング制御回路17からの信号によりワード線3の制御を行なうワード線制御回路18を備え、タイミング制御回路18によりダミービット線の電位変化がセンスアンプ9の増幅動作に必要な電圧だけ降下したことを検知し、検知信号によりワード線制御回路18を制御して、ワード線の活性期間を制御し、メモリセル5をビット線1から切断する。

請求項（抜粋）：

複数のビット線と複数のワード線の交差位置にメモリセルを配置したメモリセルアレイと、前記ビット線の電位を予め設定したプリチャージレベルにまでプリチャージするプリチャージ回路と、前記ビット線と前記出力線上に読みだされたデータを増幅するセンスアンプと、アクセスすべき行アドレス情報を解読する行デコーダと、前記ビット線と電気的に等価な構成を持つダミービット線と、前記ダミービット線に接続され前記ダミービット線の電位変化を検知し検知信号を出力するタイミング制御回路と、前記行デコーダと前記タイミング制御回路に接続され前記行デコーダからの信号と前記タイミング制御回路から信号によりワード線の制御を行うワード線制御回路とを備えたことを特徴とする半導体記憶装置。

IPC (2件)：

G11C 11/417 ,  G11C 11/413

FI (2件)：

G11C 11/34 305 ,  G11C 11/34 J