メモリシステム

発明者： , , , ,
出願人/特許権者：
代理人 (8件)：鈴江武彦 , 河野哲 , 中村誠 , 蔵田昌俊 , 峰隆司 , 福原淑弘 , 村松貞男 , 橋本良郎
公報種別：公開公報
出願番号（国際出願番号）：特願2005-162796
公開番号（公開出願番号）：特開2006-338371
出願日： 2005年06月02日
公開日（公表日）： 2006年12月14日
要約：

【課題】コストの増大を抑制しつつリード/ライトの高速化を実現する。【解決手段】メモリシステムは、強誘電体キャパシタとセルトランジスタからなるメモリセルを、複数配設してなる強誘電体メモリ13と、フローティングゲートを有する電気的にデータの消去、書き込みが可能なメモリセルを複数配設してなるフラッシュ型EEPROMメモリ11-1,...,11-nと、上記強誘電体メモリと上記フラッシュ型EEPROMメモリを制御するコントロール回路12と、外部との通信を行うインターフェース回路15,16を有する。上記フラッシュ型EEPROMメモリには、イレーズ単位であるブロックより小さく、プログラム単位であるページ以上のライト単位でデータのプログラムを行い、上記強誘電体メモリには、上記ライト単位の論理アドレスと物理アドレスの変換テーブルを記憶する。【選択図】図3

請求項（抜粋）：

強誘電体キャパシタとセルトランジスタからなるメモリセルを、複数配設してなる強誘電体メモリと、フローティングゲートを有する電気的にデータの消去、書き込みが可能なメモリセルを複数配設してなるフラッシュ型EEPROMメモリと、前記強誘電体メモリと前記フラッシュ型EEPROMメモリを制御するコントロール回路と、外部との通信を行うインターフェース回路とを有し、前記フラッシュ型EEPROMメモリには、イレーズ単位であるブロックより小さく、プログラム単位であるページ以上のライト単位でデータのプログラムを行い、前記強誘電体メモリには、前記ライト単位の論理アドレスと物理アドレスの変換テーブルを記憶することを特徴とするメモリシステム。

IPC (5件)：

G06F 12/02 , G06F 12/00 , G06F 12/06 , G11C 16/04 , G11C 16/02

FI (8件)：

G06F12/02 570A , G06F12/00 514R , G06F12/00 560B , G06F12/00 597U , G06F12/00 597Z , G06F12/06 522D , G11C17/00 622E , G11C17/00 641

Fターム (8件)：

5B060CB01 , 5B060MM03 , 5B060MM07 , 5B082FA13 , 5B125BA01 , 5B125CA01 , 5B125DB01 , 5B125EK01

引用特許：

出願人引用 (4件)

半導体記憶装置とそれを搭載したシステム
公報種別：公開公報出願番号：特願平9-153137 出願人：株式会社東芝
半導体記憶装置
公報種別：公開公報出願番号：特願平9-346404 出願人：株式会社東芝
半導体記憶装置
公報種別：公開公報出願番号：特願平10-198123 出願人：株式会社東芝

全件表示

審査官引用 (5件)

記憶装置、メモリ管理方法及びプログラム
公報種別：公開公報出願番号：特願2003-173987 出願人：東京エレクトロンデバイス株式会社
半導体記憶装置及びその制御方法
公報種別：公開公報出願番号：特願2003-338551 出願人：株式会社東芝
ロックを伴うキャッシュ置換方法
公報種別：公表公報出願番号：特願平11-525774 出願人：コーニンクレッカフィリップスエレクトロニクスエヌヴィ

全件表示

前のページに戻る