特許

J-GLOBAL ID：200903079901358436

出力制御回路

発明者： 山崎 弘法
出願人/特許権者： 富士通株式会社 ,  株式会社九州富士通エレクトロニクス
代理人 (1件)： 井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平5-268489
公開番号（公開出願番号）：特開平7-122990
出願日： 1993年10月27日
公開日（公表日）： 1995年05月12日
要約：

【要約】 (修正有)【目的】 確実な電源断補償を行うと共に、定常状態における電源断補償回路の消費電力を抑制する。【構成】 少なくとも3出力状態を有する出力回路4の出力制御を行う出力制御回路であり、出力回路4の状態制御信号を入力する信号入力回路1と、状態制御信号と電源線Vccの電位に基づいて状態制御信号を出力する信号出力回路2と、電源線Vccの電位に基づいて信号出力回路2の出力状態を制御する電源断補償回路3とを具備し、該電源断補償回路3は、電源線Vccのレベルシフトをするレベルシフト素子の出力点Aがドレインに接続されトランジスタ(Tr)5とを備える。電源断補償回路3において電源投入時から電源線Vccの電圧が基準電圧になる瞬間に電流が流れるが、それ以後定常状態では、Tr1、Tr4、Tr5がオフ状態になっているため、電源線Vccと接地線GND間に電流経路は形成されない。

請求項（抜粋）：

少なくとも3出力状態を有する出力回路(4)の出力制御を行う出力制御回路であって、前記出力回路(4)の状態制御信号を入力する信号入力回路(1)と、前記状態制御信号と電源線(Vcc)の電位に基づいて状態制御信号を出力する信号出力回路(2)と、前記電源線(Vcc)の電位に基づいて信号出力回路(2)の出力状態を制御する電源断補償回路(3)とを具備し、該電源断補償回路(3)は、一端が電源線(Vcc)に接続されて該電源線(Vcc)の電圧レベルをシフトするレベルシフト素子と、各端部が電源線(Vcc)と接地線(GND)に接続され、前記レベルシフト素子の出力点(A)がそれぞれのゲートに接続される直列接続されたPチャネルトランジスタ(Tr1)とNチャネルトランジスタ(Tr2)とからなる第1のインバータ(5)と、各端部が電源線(Vcc)と接地線(GND)に接続され、前記第1のインバータ(5)の出力点(B)がそれぞれのゲートに接続される直列接続されたPチャネルトランジスタ(Tr3)とNチャネルトランジスタ(Tr4)とからなる第2のインバータ(6)と、前記レベルシフト素子の出力点(A)がドレインに接続され、前記第1のインバータ(5)の出力点(B)がゲートに接続され、接地線(GND)がソースに接続されるNチャネルトランジスタ(Tr5)とで構成されており、該電源段補償回路(3)の第2のインバータ(6)の出力点(C)が前記信号出力回路(2)に接続されていることを特徴とする出力制御回路。

IPC (5件)：

H03K 19/003 ,  H01L 21/8249 ,  H01L 27/06 ,  H03K 17/16 ,  H03K 17/24