半導体装置およびその製造方法

発明者：
出願人/特許権者：
代理人 (1件)：京本直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-041048
公開番号（公開出願番号）：特開平9-232221
出願日： 1996年02月28日
公開日（公表日）： 1997年09月05日
要約：

【要約】【課題】半導体装置製造のためのフォトリソグラフ工程で、下層のパターンと上層パターンとの重ね合わせ精度を向上させる。【解決手段】半導体装置の下層パターンと上層パターンとの重ね合わせ量を測定するための1対のマークを半導体チップ上の前記下層と上層の所定の領域に有し、前記1対のうち下層に形成される第1のマークが第1の材料膜にスリット状に形成され第2の材料膜で埋設される2つの溝で構成され、前記1対のうち上層に形成される第2のマークが前記埋設された2つの溝を被覆する第3の材料膜上に形成されたレジストパターンで構成される。

請求項（抜粋）：

半導体装置の下層パターンと上層パターンとの重ね合わせ量を測定するための1対のマークを半導体チップ上の前記下層と上層の所定の領域に有し、前記1対のうち下層に形成される第1のマークが第1の材料膜にスリット状に形成され第2の材料膜で埋設される2つの溝で構成され、前記1対のうち上層に形成される第2のマークが前記埋設された2つの溝を被覆する第3の材料膜上に形成されたレジストパターンで構成されていることを特徴とする半導体装置。

IPC (2件)：

H01L 21/027 , H01L 21/66

FI (2件)：

H01L 21/30 502 M , H01L 21/66 Y

前のページに戻る