半導体装置の検査方法

発明者： , , ,
出願人/特許権者：
代理人 (1件)：前田弘 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-116213
公開番号（公開出願番号）：特開2000-306962
出願日： 1999年04月23日
公開日（公表日）： 2000年11月02日
要約：

【要約】【課題】一度に検査を行なうことができる半導体装置の数を増加させると共に検査工程のコストを低減し、また、検査工程を安定して行なうことができるようにする。【解決手段】プリント基板10の上には、ヒーター11、多層配線基板12及び異方導電性ゴムシート13が順次設けられ、異方導電性ゴムシート13の上には、半導体パッケージ15の多層配線基板12に対する位置を規制する位置規制部材14が配置されている。位置規制部材14の上方には押圧部材17を有する押圧板16が設けられ、該押圧板16の周縁部には環状のシール部材18が設けられ、押圧板16、シール部材18及び多層配線基板12によって密封空間19が形成される。密封空間19を減圧すると、シール部材18が変形して、半導体パッケージ15のバンプ15aと多層配線基板12の電極12aとが異方導電性ゴムシート13を介して電気的に確実に接続する。

請求項（抜粋）：

外部端子を有する複数の半導体装置の電気的特性を一括して検査する半導体装置の検査方法であって、前記複数の半導体装置の外部端子と対応する位置に電極を有する配線基板の上に前記複数の半導体装置を前記外部端子が前記電極と対向するように載置すると共に、周縁部にシール部材を有する押圧板を前記複数の半導体装置の上に配置して、前記配線基板、押圧板及びシール部材によって密封空間を形成する密封空間形成工程と、前記密封空間を減圧して、前記押圧板により前記複数の半導体装置を前記配線基板に対して押圧することにより、前記複数の半導体装置の外部端子と前記配線基板の電極とを電気的に接続させる密封空間減圧工程とを備えていることを特徴とする半導体装置の検査方法。

IPC (2件)：

H01L 21/66 , G01R 31/26

FI (3件)：

H01L 21/66 D , G01R 31/26 J , G01R 31/26 Z

Fターム (21件)：

2G003AA07 , 2G003AB01 , 2G003AC01 , 2G003AD01 , 2G003AG07 , 2G003AG08 , 2G003AG12 , 2G003AG16 , 2G003AH04 , 2G003AH05 , 4M106AA02 , 4M106AA04 , 4M106AD08 , 4M106AD09 , 4M106AD10 , 4M106AD26 , 4M106CA31 , 4M106CA56 , 4M106CA70 , 4M106DJ33 , 4M106DJ34

前のページに戻る