特許
J-GLOBAL ID：200903079932582237
CMOSFET及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
山川 政樹
公報種別：公開公報
出願番号（国際出願番号）：特願平9-210608
公開番号（公開出願番号）：特開平10-125799
出願日： 1997年08月05日
公開日（公表日）： 1998年05月15日
要約：
【要約】【課題】ゲート電極の上層とソース/ドレイン領域の上層とにシリサイドを形成する工程を一度で行うことができ、感光膜を用いたマスキング工程を単純化させることができるCMOSFET及びその製造方法を提供する。【解決手段】p型ウエル領域に形成させたゲート電極の構造を2層のn型ポリシリコンとし、n型ウエル領域に形成させたゲート電極はp型ポリシリコン層、拡散防止膜、n型ポリシリコン層が積層された構造としたことを特徴とするものである。そして、それぞれのゲート電極とそれぞれのウエルの不純物領域の表面にシリサイド膜を形成させる。
請求項（抜粋）：
第1及び第2導電型ウェルが形成された半導体基板と、前記第1及び第2導電型ウェルの境界部に形成された隔離絶縁膜と、前記第2導電型ウェルの所定領域に第1導電型電極で形成された第1ゲート電極と、前記第1導電型ウェルの所定領域に第2導電型電極、拡散防止膜、及び第1導電型電極が順次に積層されて構成される第2ゲート電極と、前記第1及び第2ゲート電極の側面に形成された側壁スペーサと、前記第1導電型ウェルに形成された第2導電型不純物領域と、前記第2導電型ウェルに形成された第1導電型不純物領域と、前記第1及び第2ゲート電極の表面、及びそれぞれのウエルに形成された第1及び第2導電型不純物領域の表面に形成されたシリサイド膜と、を備えることを特徴とするCMOSFET。
IPC (2件)：
H01L 21/8238
, H01L 27/092
