特許
J-GLOBAL ID：200903079985155918
アクティブマトリックス液晶表示素子の駆動方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
草野 卓 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-108108
公開番号（公開出願番号）：特開平7-140441
出願日： 1994年05月23日
公開日（公表日）： 1995年06月02日
要約：
【要約】【目的】 ソースドライバの供給電力が小さく、液晶の誘電異方性等により発生するDC電圧を補償でき、画素の電荷保持特性のよい駆動方法を提供する。【構成】 ゲート電圧VGiには、ゲートパルスPG の直ぐ前方に第1バイアス電圧Vx1又は第2バイアス電圧VX2が交互に付加される。これにより画素の電荷保持特性を改善できる。液晶セルの共通電極4bに外部より印加するコモン電圧VC と、平均値(Vx1+VX2)/2との間には液晶パネルの特性に応じた関係式が成立し、どちらか一方を調整することによって、VC とドレイン電圧の中心値Vdo とを一致させることができる。Vx1-Vx2やソースドライバ出力電圧VSppを調整して、ドレイン電圧VDpp を任意に設定することもできる。特に、VSppを映像信号成分の最大許容振幅Va に等しく設定して、ソースドライバ出力の省電力化が図られる。前記平均値を調整して、VDpp の中心値Vdo(コモン電圧VC はVdoに等しく選定される)をVSpp の中心値に一致させて、前記DC電圧を補償できる。
請求項（抜粋）：
ソースドライバに列状のソースバスS1 〜Sn が順に接続され、ゲートドライバに行状のゲートバスG1 〜Gm+1 が順に接続され、それらゲートバスGi ,Gi+1(i=1〜m)とソースバスSj (j=1〜n)とが作る網目内に液晶画素Lijが配され、前記ゲートバスGi 及びソースバスSj の交叉点付近にTFTQijが各バスに接続されて配され、前記各液晶画素Lijの表示電極が前記TFTQijのドレインに接続され、それら各液晶画素の表示電極と対向する電極は共通電極とされ、前記各液晶画素Lijにそれぞれ信号蓄積キャパシタが形成され、その信号蓄積キャパシタの一方の電極は前記表示電極に接続され、他方の電極は前記ゲートバスGi+1 に接続されて成るアクティブマトリックス液晶表示素子の駆動方法において、前記ゲートドライバより前記各ゲートバスGi (i=1〜m+1)に与えるゲート電圧VGiには、1フレーム期間にほぼ1H(水平走査時間)ずつ順次選択レベル(高レベル)VGHとなり、他の期間は非選択レベル(低レベル)VGLとなるゲートパルスPG と、その各ゲートパルスの立上り時点と、その立上り時点よりほぼ1Hだけ早い時点との間に、第1バイアス電圧Vx1又は第2バイアス電圧Vx2が、第i-1行の画素の交流駆動における負書き込み期間及び正書き込み期間にそれぞれ対応して、交互に付加されていることを特徴とするアクティブマトリックス液晶表示素子の駆動方法。
IPC (2件)：
G02F 1/133 550
, G09G 3/36
