特許

J-GLOBAL ID：200903080008771641

フリップチップ実装の多層プリント基板

発明者： 五十嵐 和明
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 松村 博
公報種別：公開公報
出願番号（国際出願番号）：特願平9-271204
公開番号（公開出願番号）：特開平11-112152
出願日： 1997年10月03日
公開日（公表日）： 1999年04月23日
要約：

【要約】【課題】 テスト用のランドへの引き出し配線パターンをなくして多層プリント基板の部品実装領域を確保し、不要輻射ノイズレベルや高速信号伝送の遅延も低減させ、部品実装後の機能検査を容易に実現する。【解決手段】 多層プリント基板5の基板表面側6にランド1が形成され、基板裏面側6′にもランド1のパッド4と対応する位置関係にブラインドスルーホール10で接続されたパッド4からなる別のランド7を形成する。基板裏面側6′の別のランド7のパッド4の配置に従って配置されたテスト用のピンボードのピンを別のランド7に合わせ接触させる。これにより、多層プリント基板5のランド1へ実装後の実装部品8のBGA端子9とランド1のパッド4と間のオープンや、隣接するランド1のパッド4の間のショート、さらには実装後の多層プリント基板5の機能検査を行うことができる。

請求項（抜粋）：

電子部品をフリップチップ実装するランドを表面側に有する多層プリント基板において、前記電子部品の各端子と接続され前記ランドを形成する複数のパッドと、前記多層プリント基板の裏面側で前記パッドと対応する位置に設けられるパッドが形成する別のランドと、前記ランドの各パッドと前記別のランドの各パッド間を接続するブラインドスルーホールとを備え、前記多層プリント基板の裏面側に設けられた別のランドによって、機能検査のための配線を減らし、前記電子部品がフリップチップ実装された後でも前記機能検査を行うことができることを特徴とするフリップチップ実装の多層プリント基板。

IPC (6件)：

H05K 3/46 ,  G01R 1/06 ,  G01R 31/02 ,  H01L 21/66 ,  H01L 23/12 ,  H05K 3/34 505

FI (6件)：

H05K 3/46 Q ,  G01R 1/06 B ,  G01R 31/02 ,  H01L 21/66 D ,  H05K 3/34 505 A ,  H01L 23/12 N