高密度実装機能デバイス

発明者： , , , , ,
出願人/特許権者：
代理人 (1件)：薄田利幸 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-055941
公開番号（公開出願番号）：特開平5-254164
出願日： 1992年03月16日
公開日（公表日）： 1993年10月05日
要約：

【要約】【目的】同一基板上に直線状に多数個配列された素子群を駆動するIC列を高密度に実装するに際し、ICと素子群間の配線抵抗値を均一にすることにより、機能デバイスの信頼性を高め、小型化、低コスト化をも実現する。【構成】セラミックス基板からなる主基板1には、予め発熱抵抗体5が直線状に実装され、搭載される駆動IC4と発熱抵抗体5間を接続する配線パターンとが形成されている。プリント基板からなる副基板2には、入出力コネクタ11と主基板1の配線回路に接続するを配線パターンが形成されている。これら主基板1と副基板2とは放熱板3に接着され、駆動用IC4を主基板1の副基板2側に寄せて直線的に斜め実装され感熱記録ヘッドを構成する。斜め実装の傾斜角度は45°〜55°が望ましい。また、駆動用IC4を主基板1と副基板2とにそれぞれ略交互となるように実装してもよい。

請求項（抜粋）：

直線状に複数個配列された情報記録もしくは読み取り素子群と、前記素子群を駆動制御する複数個の電子回路装置と、前記素子群の個々の素子に対応する電子回路装置とを接続する配線パターンとを同一基板上に実装搭載して成る高密度実装機能デバイスにおいて、前記複数個の電子回路装置を同一基板平面内に前記直線状に配列された素子群に対して所定角度傾斜せしめて配設すると共に、前記素子と電子回路装置とを接続する各配線パターンの配線抵抗値を均一に整合させて成る高密度実装機能デバイス。

IPC (4件)：

B41J 2/335 , B41J 2/345 , H01L 49/00 , H05K 1/14

FI (2件)：

B41J 3/20 110 , B41J 3/20 113 B

引用特許：

審査官引用 (2件)

特開昭48-065044
特開昭48-065044

前のページに戻る