特許

J-GLOBAL ID：200903080035429025

半導体記憶装置の製造方法及びそれに用いるマスク

発明者： 金原 滋
出願人/特許権者： 株式会社リコー
代理人 (1件)： 野口 繁雄
公報種別：公開公報
出願番号（国際出願番号）：特願平9-202268
公開番号（公開出願番号）：特開平11-026619
出願日： 1997年07月11日
公開日（公表日）： 1999年01月29日
要約：

【要約】【目的】 より微細なメモリセルの形成が可能な素子分離領域を形成する。【構成】 ドレインライン形成予定領域を含まず、ソースライン形成予定領域3を挾んで隣り合う一対の素子分離領域を含む、長方形状の領域でLOCOS9を、マスクパターンのドレイン側に光補正パターンを付したマスクを使用して、マトリクス状に形成する。その後、ソースライン形成予定領域3のみ開口するように、積層ゲート部と平行にストライプ状のレジスト層31を形成し、エッチングにより、ソースライン形成予定領域3上のLOCOS9を除去する。

請求項（抜粋）：

シリコン基板上にトンネル酸化膜を介して形成されるフローティングゲート電極と、前記フローティングゲート電極上を層間絶縁膜を介して覆うライン状のコントロールゲート電極と、上記コントロールゲート電極に対して平行方向に、かつ、交互に配されるライン状のソース、ドレイン用の基板拡散層とを備えた不揮発性半導体記憶装置の製造方法において、ドレインライン形成予定領域を含まず、ソースライン形成予定領域を挾んで隣り合う一対の素子分離領域を含む、長方形状の領域に素子分離膜を形成し、その後ソースライン形成予定領域上の素子分離膜を除去して素子分離領域を形成する工程を含むことを特徴とする不揮発性半導体記憶装置の製造方法。

IPC (6件)：

H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  G03F 1/08 ,  H01L 27/115 ,  H01L 21/027

FI (4件)：

H01L 29/78 371 ,  G03F 1/08 D ,  H01L 27/10 434 ,  H01L 21/30 502 P