特許
J-GLOBAL ID：200903080046500406
半導体素子の製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平3-216900
公開番号（公開出願番号）：特開平5-055242
出願日： 1991年08月28日
公開日（公表日）： 1993年03月05日
要約：
【要約】【目的】 トランジスタ等の半導体素子の製造プロセスで、素子製造が完成した電極形成後の段階で、電気的特性(hFE)値をその狙い値からのずれを補正するために、または、当初の予定に対して変化した要求グレードに追随させる。【構成】 半導体素子の電極形成後のエミツタ・ベースに対し、電界印加用治具を使用して電界を印加した状態でウエハを加熱することにより、不純物拡散層を変位させ、それによりベース幅を微調整して素子の電気的特性を制御する。
請求項（抜粋）：
半導体基板の一主面に不純物拡散層を形成し、上記不純物拡散層表面に抵抗接続する電極を形成した後において、上記電極を介して上記不純物拡散層に外部から電界を印加した状態で電極を損わない程度の温度で熱処理を行なうことにより、上記不純物拡散層を変位させて半導体素子の電気的特性を制御することを特徴とする半導体素子の製造方法。
IPC (4件)：
H01L 21/331
, H01L 29/73
, H01L 21/22
, H01L 21/326
