情報処理装置

発明者： ,
出願人/特許権者：
代理人 (1件)：三好秀和 (外7名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-158256
公開番号（公開出願番号）：特開2000-347942
出願日： 1999年06月04日
公開日（公表日）： 2000年12月15日
要約：

【要約】【課題】この発明は、ROMに記憶された情報を、外部に設けられたデバッグツールによる不正アクセスから保護することを課題とする。【解決手段】この発明は、情報処理装置内に実装されているオンチップデバッグ回路2をパワーオンリセットにより無効化し、オンチップデバッグICEによる内蔵ROMのアクセスを禁止し、オンチップデバッグ回路の無効化は、ユーザプログラムによりユーザに開放されたI/Oレジスタの設定により解除されるように構成される。

請求項（抜粋）：

ユーザにより個別に設定可能なユーザプログラムからなるセキュリティ解除プログラムを記憶情報に含み、外部に設けられたエミュレータによる不正アクセスから保護する情報を記憶するメモリと、前記エミュレータに接続されて、前記エミュレータと情報処理装置との間でデバッグに必要な信号の入出力制御を行い、前記情報処理装置のデバッグをサポートするオンチップデバッグ回路と、電源投入時に前記情報処理装置をリセットするパワーオンリセット信号を受けて、前記オンチップデバッグ回路の機能を無効化してセキュリティを設定し、前記エミュレータによる前記メモリの記憶情報の読み出しを禁止し、セキュリティ指定ビットと、このセキュリティ指定ビットのリセットをイネーブルとするイネーブルコードとを受けて、前記オンチップデバッグ回路の機能を有効化してセキュリティを解除し、前記エミュレータによる前記メモリの記憶情報の読み出しを可能にするセキュリティ回路とを有することを特徴とする情報処理装置。

IPC (3件)：

G06F 12/14 310 , G06F 11/22 340 , G06F 15/78 510

FI (3件)：

G06F 12/14 310 E , G06F 11/22 340 A , G06F 15/78 510 C

Fターム (15件)：

5B017AA01 , 5B017BA05 , 5B017BA07 , 5B017BB03 , 5B017BB05 , 5B017CA12 , 5B017CA16 , 5B048AA19 , 5B048BB02 , 5B048CC05 , 5B062AA07 , 5B062DD10 , 5B062GG05 , 5B062HH09 , 5B062JJ08

引用特許：

審査官引用 (4件)

マイクロプロセッサ及びデバッグシステム
公報種別：公開公報出願番号：特願平7-341675 出願人：日本ヒューレット・パッカード株式会社, 株式会社東芝
数値制御装置
公報種別：公開公報出願番号：特願平4-289996 出願人：ファナック株式会社
特開平4-247737

全件表示

前のページに戻る