特許

J-GLOBAL ID：200903080064511067

冗長アドレス発生回路

発明者： 藤田 雅世 ,  鍵渡 裕志
出願人/特許権者： 富士通株式会社
代理人 (1件)： 有我 軍一郎
公報種別：公開公報
出願番号（国際出願番号）：特願平9-146108
公開番号（公開出願番号）：特開平10-334693
出願日： 1997年06月04日
公開日（公表日）： 1998年12月18日
要約：

【要約】【課題】 不完全なヒューズ切断やグローバック現象にかかわらずフリップフロップの動作を安定化し且つ無駄な電力消費の抑制を図る。【解決手段】 ヒューズ素子と抵抗要素との間のノードの電位をしきい値と比較して論理変換し変換後の論理値を保持すると共に冗長アドレスとして出力するフリップフロップと、ヒューズ素子と抵抗要素への電流供給路を所定の信号に応答してオンオフする第1のスイッチ要素と、ノードとフリップフロップの入力との間に介在し第1のスイッチ要素のオンオフと同相でオンオフする第2のスイッチ要素とを備える。第1のスイッチ要素がオンからオフに遷移すると第2のスイッチ要素も同様にオンからオフに遷移するためフリップフロップの入力とノードとの間が完全に遮断され、不完全なヒューズ切断やグローバック現象があったとしてもフリップフロップの動作の不安定や無駄な電力消費を生じない。

請求項（抜粋）：

ヒューズ素子と抵抗要素との間のノードの電位をしきい値と比較して論理変換し該変換後の論理値を保持すると共に冗長アドレスとして出力するフリップフロップと、前記ヒューズ素子と抵抗要素への電流供給路を所定の信号に応答してオンオフする第1のスイッチ要素と、前記ノードとフリップフロップの入力との間に介在し前記第1のスイッチ要素のオンオフと同相でオンオフする第2のスイッチ要素と、を備えたことを特徴とする冗長アドレス発生回路。

IPC (2件)：

G11C 29/00 603 ,  G11C 11/413

FI (2件)：

G11C 29/00 603 K ,  G11C 11/34 341 C