特許
J-GLOBAL ID：200903080100726806
半導体素子の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
鈴木 敏明
公報種別：公開公報
出願番号（国際出願番号）：特願平4-214159
公開番号（公開出願番号）：特開平6-061356
出願日： 1992年08月11日
公開日（公表日）： 1994年03月04日
要約：
【要約】【目的】 本発明は、多層配線を有する半導体素子の主にその配線の形成方法に関するもので、スルーホール形成時に生成されることがあるトレンチングによる悪影響を防ぐことを目的とするものである。【構成】 本発明は、1層目配線303の上に酸化金属膜(例えばCu2 O)304を形成し、その上に還元性ガスの通過を妨げる絶縁膜(例えばSiN)305を形成した後、層間絶縁膜306を形成してスルーホール308を開口し、還元性ガス(H2 など)雰囲気中で熱処理を行ない、前記酸化金属膜304を還元させた後、2層目の配線金属膜310を形成するようにしたものである。
請求項（抜粋）：
(a)半導体基板上に、1層目の配線金属膜を形成し、該配線金属膜上に酸化金属膜、さらにその上に還元性ガスの通過を妨げる絶縁膜を形成する工程、(b)前記構造の上に、層間絶縁膜を形成し、該層間絶縁膜の前記配線金属膜上の所定箇所にスルーホールを形成する工程、(c)還元性ガス雰囲気中で熱処理を行ない、前記スルーホール部内の前記酸化金属膜を還元させ、その後、2層目の配線金属膜を形成する工程、以上の工程を含むことを特徴とする半導体素子の製造方法。
引用特許：
前のページに戻る
