特許

J-GLOBAL ID：200903080106508630

半導体装置の製造方法

発明者： 市川 清治 ,  徳江 達夫 ,  永野 暢雄 ,  荻原 文枝 ,  佐藤 卓
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 菅野 中
公報種別：公開公報
出願番号（国際出願番号）：特願2000-161388
公開番号（公開出願番号）：特開2001-345289
出願日： 2000年05月31日
公開日（公表日）： 2001年12月14日
要約：

【要約】【課題】 ブレーキング時にバリの発生を抑制する半導体装置の製造方法を提供する。【解決手段】 リードレスチップキャリアパッケージ用多層基板1を、パッケージPを単位として切断分割する際に、前記多層基板1の一面1aにV溝2aを多層基板1の板厚方向に向けて刻設し、かつ前記多層基板1の他面の前記V溝2aと対向する位置に脆弱な溝3を設け、前記多層基板1に劈開力を加え、前記多層基板1の他面1bの前記溝3に切れ目3aを入れて、多層基板1の板厚方向に沿って前記V溝2aから前記溝3に向けて前記多層基板1を劈開する。

請求項（抜粋）：

リードレスチップキャリアパッケージ用多層基板をパッケージ単位に切断分割する半導体装置の製造方法であって、前記多層基板の一面にV溝を多層基板の板厚方向に向けて刻設し、かつ前記多層基板の他面の前記V溝と対向する位置に脆弱な劈開部を設け、前記多層基板に劈開力を加え、前記多層基板の他面の前記劈開部に切れ目を入れて、多層基板の板厚方向に沿って前記V溝から前記劈開部に向けて前記多層基板を劈開することを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 21/301 ,  H01L 23/12 ,  H01L 23/12 501 ,  H05K 3/00

FI (6件)：

H01L 23/12 501 Z ,  H05K 3/00 J ,  H05K 3/00 X ,  H01L 21/78 U ,  H01L 21/78 V ,  H01L 23/12 N