特許

J-GLOBAL ID：200903080137249730

半導体装置の製造方法

発明者： 宮田 真徳
出願人/特許権者： 株式会社リコー
代理人 (1件)： 野口 繁雄
公報種別：公開公報
出願番号（国際出願番号）：特願平8-337616
公開番号（公開出願番号）：特開平10-163323
出願日： 1996年12月02日
公開日（公表日）： 1998年06月19日
要約：

【要約】【課題】 上層配線のEM耐性の低下を抑える。【解決手段】 層間絶縁膜8にコンタクトホール10を形成した後、全面に窒化チタン膜12を形成し、その上にブランケットCVD法によりタングステン膜14を形成する。六フッ化硫黄とアルゴンの混合ガスを用いたエッチングによりタングステン膜14をエッチバックし、コンタクトホール内にのみタングステン14を残す。その後、水素雰囲気中で400〜700°Cで約1分間ランプアニールを施し、残留不純物16を除去する。その後、上層配線用のアルミニウム合金膜18を形成し、パターン化を施して配線を形成する。

請求項（抜粋）：

下層の導電層を覆う絶縁膜に設けられた接続孔に金属材を埋め込んだ後、上層の金属配線を形成して接続孔の金属材を介して前記下層の導電層と接続する工程を含む半導体装置の製造方法において、前記接続孔に金属材を埋め込む方法として金属ハロゲン化物を原材料として含むブランケットCVD法により全面に金属膜を形成した後、フッ素化合物を含むガスを用いたエッチングにより前記金属膜をエッチバックして接続孔内にのみその金属膜を残し、かつ、前記上層の金属配線用の金属膜を形成する前に水素雰囲気中でアニールを行なうことを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 21/768 ,  H01L 21/285 301 ,  H01L 21/3065 ,  H01L 21/3205

FI (4件)：

H01L 21/90 A ,  H01L 21/285 301 R ,  H01L 21/302 L ,  H01L 21/88 M