特許

J-GLOBAL ID：200903080138946320

ダイレクト・メモリ・アクセスの二重設定防止回路

発明者： 向江 康治 ,  矢川 博文 ,  藤村 泰彰
出願人/特許権者： 富士通株式会社
代理人 (1件)： 井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平6-249364
公開番号（公開出願番号）：特開平8-115299
出願日： 1994年10月14日
公開日（公表日）： 1996年05月07日
要約：

【要約】【目的】 複数のCPUを搭載したマルチCPUシステムにおけるDMAの二重設定防止回路に関し、システムの処理速度を低下させることがないDMAの二重設定防止回路を提供する。【構成】 DMA動作を行なうユニットに、チップセレクト信号DMARJ-CSによって、該ユニットがDMA動作中であるか否かの状態の書き込み、読み出しが可能な排他制御レジスタを設け、該排他制御レジスタに書き込まれている内容がDMA動作中を示している時にはCPUからのDMA動作の設定を禁止し、該排他制御レジスタに書き込まれている内容がDMA動作中でないことを示している時にはCPUからのDMA動作の設定を許容する。

請求項（抜粋）：

複数の中央処理ユニット(以下、CPUと略記する)を搭載したマルチCPUシステムにおけるダイレクト・メモリ・アクセス(以下、DMAと略記する)の二重設定防止回路であって、DMA動作を行なうユニットに、チップセレクト信号DMARJ-CSによって、該ユニットがDMA動作中であるか否かの状態の書き込み、読み出しが可能で、該排他制御レジスタに書き込まれている内容によりDMA動作中であること及びDMA動作中でないことを示し、DMAコントローラが出力するDMA動作終了信号DMAEANDによってクリアされる排他制御レジスタと、該排他制御レジスタの内容がDMA動作中でないことを示している時にDMAコントローラにDMA起動信号を出力し、該DMAENDよにってクリアされるDMA起動レジスタと、該DMA起動信号によって該DMAコントローラに与えられるチップセレクト信号DMAC-CSをマスクするDMAC-CSマスク部とを備えることを特徴とするDMAの二重設定防止回路。

IPC (2件)：

G06F 15/16 340 ,  G06F 13/28 310

引用特許：

出願人引用 (2件)

• 特開昭63-225845
  
• 特開昭62-209654
  

審査官引用 (2件)

• 特開昭63-225845
  
• 特開昭62-209654