特許

J-GLOBAL ID：200903080145349582

半導体製造プロセスの光近接効果補正方法およびマスクデータ形成方法

発明者： 東内 圭一郎 ,  浜元 剛
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 工藤 実 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-355239
公開番号（公開出願番号）：特開2000-181046
出願日： 1998年12月14日
公開日（公表日）： 2000年06月30日
要約：

【要約】【課題】 設計パターンの大きさ・形状や、設計パターン同士のスペース幅や位置関係が多様な状況下においても、十分な光近接効果補正を行うことのできる、半導体製造プロセスの光近接効果補正方法を提供する。【解決手段】 第1の設計パターンPdの第2の設計パターンPdと対向する位置に第1の補正領域11を付加してなる、第1の補正済設計パターンを作成するステップと、前記第1の補正済設計パターンと、前記第2の設計パターンPdとの間隔を検出するステップと、前記検出された前記間隔が設定値sp1以下であるかを判定するステップと、前記判定の結果、前記間隔が設定値sp1以下であると判定されたときに、前記間隔が前記設定値sp1を超えるように、前記第1の補正領域11の少なくとも一部を削除するステップとを備えている。

請求項（抜粋）：

第1の設計パターンの第2の設計パターンと対向する位置に第1の補正領域を付加してなる、第1の補正済設計パターンを作成するステップと、前記第1の補正済設計パターンと、前記第2の設計パターンとの間隔を検出するステップと、前記検出された前記間隔が設定値以下であるかを判定するステップと、前記判定の結果、前記間隔が設定値以下であると判定されたときに、前記間隔が前記設定値を超えるように、前記第1の補正領域の少なくとも一部を削除するステップとを備えた半導体製造プロセスの光近接効果補正方法。

IPC (3件)：

G03F 1/08 ,  G06F 17/50 ,  H01L 21/027

FI (3件)：

G03F 1/08 A ,  G06F 15/60 658 M ,  H01L 21/30 502 P

Fターム (4件)：

2H095BB02 ,  2H095BB36 ,  5B046AA08 ,  5B046JA02