特許

J-GLOBAL ID：200903080162379932

強誘電体記憶装置

発明者： 荒瀬 謙士朗
出願人/特許権者： ソニー株式会社
代理人 (1件)： 佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平7-153554
公開番号（公開出願番号）：特開平9-007377
出願日： 1995年06月20日
公開日（公表日）： 1997年01月10日
要約：

【要約】【目的】読み出し時の動作マージンが充分確保でき、ひいては信頼性が高くかつ大容量化が可能な強誘電体記憶装置を実現する。【構成】1TR-1CAP型セルの強誘電体記憶装置において、データ読み出し時に、読み出しセルMAは、互いに逆相のデータが記憶された第1の比較セルRMA’のデータおよび第2の比較セルRMB’のデータと、同時並列的に比較読み出しが行われる。その結果、読み出しセルMAのデータは、第1の比較セルRMA’のデータまたは第2の比較セルRMB’のデータのいずれか一方に対して互いに逆相となり、互いに逆相となった比較セルとの間では、2TR-2CAP型セルと同様のビット線間電位差で、第1のセンスアンプまたは第2のセンスアンプのどちらか一方で、比較増幅される。その結果、読み出し時の動作マージンが充分確保でき、ひいては信頼性の向上および大容量化を実現できる。

請求項（抜粋）：

それぞれのワード線とビット線に接続された1個の選択トランジスタと、一方の電極が上記選択トランジスタに接続された1個の強誘電体キャパシタより構成されるメモリセルを有し、上記強誘電体キャパシタの分極方向によって、互いに逆相の第1のデータまたは第2のデータのどちらかのデータを記憶する強誘電体記憶装置であって、データ読み出し時に選択されたワード線内のそれぞれの読み出しセル毎に対応して比較読み出しが行われかつ互いに逆相のデータが記憶された第1の比較セルおよび第2の比較セルと、上記読み出しセルが接続された読み出しビット線毎に対応して、上記読み出しビット線と上記第1の比較セルが接続された第1の比較ビット線との間の電位差を比較増幅する第1のセンスアンプと、上記読み出しビット線と上記第2の比較セルが接続された第2の比較ビット線との間の電位差を比較増幅する第2のセンスアンプとを有する強誘電体記憶装置。

IPC (3件)：

G11C 14/00 ,  G11C 11/22 ,  G11C 11/419

FI (3件)：

G11C 11/34 352 A ,  G11C 11/22 ,  G11C 11/34 311