特許
J-GLOBAL ID：200903080175002897
半導体装置およびその製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
吉田 研二 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-090319
公開番号（公開出願番号）：特開平6-302701
出願日： 1993年04月19日
公開日（公表日）： 1994年10月28日
要約：
【要約】【目的】 書き込み電圧が低い場合でも信頼性が高いアンチフューズを提供し、これが用いられる半導体装置の信頼性を高める。【構成】 第一の金属配線21上に、導電路23が埋設された絶縁層24が積層され、この上に絶縁膜25、第二の金属配線27及びパッシベーション膜28を順次被覆してアンチフューズを構成する。そして、第一の金属配線21と第二の金属配線27の間に書き込み電圧が印加されることによりこれらの間の導通が得られる。【効果】 導電路23が埋設された絶縁層24の平滑化が容易に行え、この上に絶縁膜25を形成することができるので、前記平滑化によってアンチフューズ部のアスペクト比を小さくすることができる。これに加えて、平坦化された絶縁層24上には、低温で優れた絶縁性の膜を形成することが可能な反応性スパッター法等により絶縁膜を形成することができるため、アンチフューズの信頼性を高めることができ、これが用いられるFPGAの高性能化を容易に達成することができる。
請求項（抜粋）：
第一の金属配線と、この第一の金属配線上に積層される絶縁層と、この絶縁層上に積層される絶縁膜と、この絶縁膜上にパターン形成される第二の金属配線と、前記絶縁層を貫通するよう当該絶縁層に埋設される導電性の導通路と、からなり、前記第一の金属配線と第二の金属配線の間に書き込み電圧が印加されることにより前記絶縁膜の所定の箇所を絶縁破壊して、前記導通路を介して該金属配線間を導通させることを特徴とする半導体装置。
IPC (2件)：
FI (2件)：
H01L 21/82 F
, H01L 21/82 M
