特許

J-GLOBAL ID：200903080181166435

半導体の実装構造

発明者： 佐藤 哲夫 ,  加藤 俊夫 ,  飯沼 芳夫 ,  石田 芳弘
出願人/特許権者： シチズン時計株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平7-312356
公開番号（公開出願番号）：特開平9-153519
出願日： 1995年11月30日
公開日（公表日）： 1997年06月10日
要約：

【要約】【課題】 信頼性及び生産性の優れた半導体の実装構造を提供する。【解決手段】 回路基板1のIC接続用電極2に、ICチップ5に設けられた半田バンプ8をFDBする半導体装置14で、前記IC接続用電極2の半田バンプ接続部2bの形状はランド形状を有しない、略一定幅を有する細長い形状で、その表面に無電解置換Auメッキ処理を施し、ポーラスなフラッシュAuメッキ層7aを形成するとともに、前記半田バンプ8側に部分的に塩素含有量が0.05%以下の無洗浄型フラックス13を塗布して、大気中にて前記半田バンプ8をリフローすることにより、半田は半田バンプ接続部2b外に流れ出ることがなく、ICチップ5と回路基板1の表面との距離を一定の間隔に保つことができる。

請求項（抜粋）：

回路基板の上面に形成されたIC接続用電極に、ICチップに設けられた半田バンプをフェースダウンボンディングする半導体装置において、前記IC接続用電極の半田バンプ接続部の形状はランド形状を有さない、略一定幅を有する細長い形状で、前記IC接続用電極上に無電解置換Auメッキ処理を施すことにより、ポーラスなAuメッキ層を形成するとともに、無洗浄型フラックスを用い、大気中にて前記半田バンプを加熱溶融して接続したことを特徴とする半導体の実装構造。