特許
J-GLOBAL ID：200903080181524013
多層回路基板
発明者：
出願人/特許権者：
代理人 (1件)：
井内 龍二
公報種別：公開公報
出願番号（国際出願番号）：特願平7-075758
公開番号（公開出願番号）：特開平8-274471
出願日： 1995年03月31日
公開日（公表日）： 1996年10月18日
要約：
【要約】【構成】 絶縁性基板11の内部に電源に対応する電源層15a〜15c、16a〜16cが形成され、電源層15a〜15c、16a〜16cと電源用端子12a〜12c、13a〜13cとがブラインドビアホール17a〜17c、19a〜19cを介して接続されると共に、電源層15a、16a、電源層15b、16b、電源層15c、16cどうしがベリィドビアホール18a〜18cを介して接続されている多層回路基板10。【効果】 LSIチップ側の基板表面11aに電源用端子12a〜12cや信号用端子が高密度に配置されていても、この信号用端子とプリント配線基板側の信号用端子とを短い信号配線14a〜14eで確実に接続することができ、信号処理の高速化と結線率の向上とを図ると共に、LSIチップの小形化、高集積化に対応したものにすることができる。
請求項（抜粋）：
基板の両面に複数個の信号用端子と電源用端子とを備えると共に、前記基板の内部に電源層を備えた多層回路基板において、前記基板の内部に電源に対応する電源層が少なくとも2層形成され、これら電源層と前記電源用端子とがブラインドビアホールを介して接続されると共に、前記電源層どうしがベリィドビアホールを介して接続されていることを特徴とする多層回路基板。
FI (2件)：
H05K 3/46 N
, H05K 3/46 Z
