特許

J-GLOBAL ID：200903080195146984

半導体記憶装置

発明者： 冨上 健司
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 早瀬 憲一
公報種別：公開公報
出願番号（国際出願番号）：特願平3-237313
公開番号（公開出願番号）：特開平5-054643
出願日： 1991年08月22日
公開日（公表日）： 1993年03月05日
要約：

【要約】【目的】 セルフリフレッシュ時のピーク電流を低減し、バックアップバッテリの寿命を長くすることのできる半導体記憶装置を得ること。【構成】 セルフリフレッシュ時にセンスアンプ3aのp-chセンスアンプQ3 ,Q4 のゲート部に接続された、センスアンプ駆動回路100aのビット線充電用のp-chトランジスタQ50〜Qn をそれぞれ分割し、該p-chトランジスタQ50〜Qn をセルフリフレッシュモード検出回路91のセルフリフレッシュモード検出信号φS とワード線駆動回路107からのワード線発生トリガ信号RXTとの2つの入力信号により、遅延回路205〜207等を用いて、逐次オンしていくようにしたので、セルフリフレッシュ時のビット線充電時のピーク電流を低減し、バックアップバッテリの寿命を長くすることができる。

請求項（抜粋）：

複数のメモリセルを有するメモリアレイと,外部からのリフレッシュ信号に応答してセルフリフレッシュモードを検出するセルフリフレッシュモード検出手段と,該セルフリフレッシュモード検出手段のリフレッシュ検出信号に応答して、リフレッシュ動作を制御するリフレッシュ制御手段と,該リフレッシュ制御手段の制御信号に応答して、上記メモリアレイにおける複数のメモリセルを1つ選択しセルフリフレッシュ動作を行うワード線を指定するワード線駆動手段とを備えた半導体記憶装置において、pチャネル型トランジスタより構成される、セルフリフレッシュ時のセンス時におけるビット線充電時の充電電流のピーク値を制御するpチャネルセンスアンプと,nチャネル型トランジスタより構成されるnチャネルセンスアンプとを有するセンスアンプと、上記セルフリフレッシュモード検出手段からのリフレッシュ検出信号と上記ワード線駆動回路からの内部リフレッシュ指示信号とを入力とし、上記pチャネルセンスアンプのゲート部に接続される少なくとも2個以上のpチャネル型トランジスタを設け、該pチャネル型トランジスタを逐次オンさせ、上記ビット線を充電するセンスアンプ駆動手段とを備えたことを特徴とする半導体記憶装置。

IPC (3件)：

G11C 11/401 ,  G11C 11/403 ,  G11C 11/406

FI (3件)：

G11C 11/34 371 G ,  G11C 11/34 363 M ,  G11C 11/34 363 N

引用特許：

審査官引用 (2件)

• 特開平2-005287
  
• 特開平2-156498