特許
J-GLOBAL ID：200903080200349163
半導体集積回路装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-048666
公開番号（公開出願番号）：特開平5-251679
出願日： 1992年03月05日
公開日（公表日）： 1993年09月28日
要約：
【要約】【目的】 バイポーラトランジスタ素子とMOS構造の素子とを同一の半導体基板上に形成することを可能とする半導体集積装置を提供する。【構成】 一導電型の半導体基板と、上記半導体基板表面の一部に前記半導体基板と逆導電型で形成される第1埋込み層と、上記半導体基板及び上記第1埋込み層に積層されるエピタキシャル層と、上記エピタキシャル層を埋込みチャネル層として含む埋込み型CCDと、上記エピタキシャル層のうち上記第1埋込み層上の領域をコレクタ領域として含む縦型バイポーラトランジスタとを備える。【効果】 バイポーラトランジスタ及びCCDを同一半導体基板上に各素子の性能を低下させることなく集積することが出来る。
請求項（抜粋）：
一導電型の半導体基板と、前記半導体基板表面の一部に前記半導体基板と逆導電型で形成される第1埋込み層と、前記半導体基板及び前記第1埋込み層に積層されるエピタキシャル層と、前記エピタキシャル層を埋込みチャネル層として含む埋込み型CCDと、前記エピタキシャル層のうち前記第1埋込み層上の領域をコレクタ領域として含む縦型バイポーラトランジスタと、を備えることを特徴とする半導体集積回路装置。
引用特許：
前のページに戻る
