特許

J-GLOBAL ID：200903080202948161

半導体集積回路装置

発明者： 久保木 茂雄 ,  太田 武廣
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平4-031786
公開番号（公開出願番号）：特開平5-235289
出願日： 1992年02月19日
公開日（公表日）： 1993年09月10日
要約：

【要約】【目的】低電圧振幅レベルにおいても電圧による変動が少なく、高精度のMOS構造容量を提供する。【構成】通常のゲート電極10,ゲート酸化膜11,ソースまたはドレイン電極14からなるMOS容量において、ゲート酸化膜下シリコン表面近くを常時全入力電圧範囲に渡って反転層が形成されるようにVthを制御する。チョッパ形コンパレータの入力容量への応用では、|Vth|>Vcc/2となるように制御する。上記シリコン表面近くを蓄積状態に設定するようにしても良い。

請求項（抜粋）：

ゲート電極と、ソースまたはドレイン電極間の容量を利用するMOS構造容量を組み込んだ半導体集積回路装置において、該MOS容量の全入力電圧範囲に渡って該MOS容量が反転層形成領域において使われることを特徴とする半導体集積回路装置。