特許

J-GLOBAL ID：200903080208047859

入力保護回路

発明者： 辻 信昭
出願人/特許権者： ヤマハ株式会社
代理人 (1件)： 伊沢 敏昭
公報種別：公開公報
出願番号（国際出願番号）：特願平8-202974
公開番号（公開出願番号）：特開平10-032260
出願日： 1996年07月12日
公開日（公表日）： 1998年02月03日
要約：

【要約】【課題】 MOS型IC等の入力保護回路において、保護機能の強化を図る。【解決手段】 被保護回路16の入力側に接続された入力端子10と一方の電源ラインVSSの間に複数の保護素子20,22を直列接続する。P型基板の表面にN型のウェル領域を設け、このウェル領域にPチャンネルMOS型トランジスタ等の保護素子20を形成する。保護素子22としては、NチャンネルMOS型トランジスタ等を用いることができる。入力端子10からの静電気等の過大入力に応じて保護素子20が破壊され、リーク電流が流れても、保護素子22の保護作用により回路16が過大入力から保護される。保護素子20,22は、基板の絶縁性表面上に形成した半導体層に形成してもよい。

請求項（抜粋）：

入力端子と、保護されるべき回路素子であって、前記入力端子を介して入力信号を受取るものと、前記入力端子と一方の電源ラインとの間に直列接続された複数の保護素子とを備えた入力保護回路。

IPC (4件)：

H01L 21/8238 ,  H01L 27/092 ,  H01L 27/04 ,  H01L 21/822

FI (2件)：

H01L 27/08 321 H ,  H01L 27/04 H