特許

J-GLOBAL ID：200903080243759098

半導体装置及びその製造方法

発明者： 八木 健
出願人/特許権者： 株式会社ニコン
代理人 (1件)： 古谷 史旺
公報種別：公開公報
出願番号（国際出願番号）：特願2000-218483
公開番号（公開出願番号）：特開2002-033458
出願日： 2000年07月19日
公開日（公表日）： 2002年01月31日
要約：

【要約】【課題】 基体の表面と裏面に微細な素子が高い精度で位置合わせされてその高集積化が図られた半導体装置及びその製造方法を提供する。【解決手段】 半導体装置10は、補強用基板108上にエピタキシャル層が形成されている。エピタキシャル層104にはアライメントマーク11,12が形成され、これらアライメントマーク11,12は、第1面104Aで素子形成層105の第1の素子を形成する際のアライメントマーク11A,12Aとして、第2面104Bで素子形成層111の第2の素子を形成する際のアライメントマーク11B,12Bとして用いられる。第1の素子と第2の素子とは、エピタキシャル層104に形成されたスルーホール113X,113Yを介して電気的に接続される。

請求項（抜粋）：

基板上にエピタキシャル層が形成された半導体装置において、前記エピタキシャル層の前記基板側の第1面側に第1の素子が、前記エピタキシャル層の前記基板とは反対側の第2面側に第2の素子が形成されていることを特徴とする半導体装置。

IPC (8件)：

H01L 27/04 ,  H01L 21/822 ,  B81B 1/00 ,  B81C 1/00 ,  H01L 21/205 ,  H01L 21/027 ,  H01L 21/3205 ,  H01L 27/00 301

FI (7件)：

B81B 1/00 ,  B81C 1/00 ,  H01L 21/205 ,  H01L 27/00 301 A ,  H01L 27/04 A ,  H01L 21/30 522 Z ,  H01L 21/88 J

Fターム (36件)：

5F033GG03 ,  5F033HH07 ,  5F033JJ07 ,  5F033KK18 ,  5F033KK19 ,  5F033MM30 ,  5F033NN40 ,  5F033PP15 ,  5F033QQ01 ,  5F033QQ37 ,  5F033SS11 ,  5F038CA02 ,  5F038CA12 ,  5F038CA16 ,  5F038EZ12 ,  5F038EZ14 ,  5F038EZ15 ,  5F038EZ17 ,  5F038EZ20 ,  5F045AB02 ,  5F045AB03 ,  5F045AB32 ,  5F045AB33 ,  5F045AF03 ,  5F045CA01 ,  5F045CA06 ,  5F045DB02 ,  5F045GH09 ,  5F045HA03 ,  5F045HA13 ,  5F045HA14 ,  5F045HA18 ,  5F046EA12 ,  5F046EA13 ,  5F046EA16 ,  5F046FC09