半導体装置及びその製造方法

発明者： , ,
出願人/特許権者：
代理人 (4件)：柳瀬睦肇 , 宇都宮正明 , 渡部温 , 原田勝利
公報種別：公開公報
出願番号（国際出願番号）：特願2005-169208
公開番号（公開出願番号）：特開2006-344773
出願日： 2005年06月09日
公開日（公表日）： 2006年12月21日
要約：

【課題】占有面積を抑えた簡便な形態でプラズマ処理に伴うチャージングを抑える半導体装置及びその製造方法を提供する。【解決手段】層間の絶縁層17はMOSFET Q1を覆い、所定部が貫通されホール18t,18dが形成されている。ホール18tは、配線用ホールで、配線プラグ部材19tが埋め込まれ、下端部はゲート電極14に接続されている。配線パターン21は、配線プラグ部材19tの上端部と接続されている。ホール18dは、ダミー用ホールで、埋め込まれたダミープラグ部材19dは、その下端部が半導体基板10の基板コンタクト領域12に接続されている。配線パターン21形成のために配線層M1(破線)をドライエッチングしている最中において、ダミープラグ部材19dは、プラズマチャージを放電させる経路となる。【選択図】図1

請求項（抜粋）：

半導体基板上に設けられた複数の素子と、前記素子に関係する配線パターンを有する配線層と、前記素子または前記配線パターンを覆う前記配線層間の絶縁層と、前記絶縁層を貫通し、前記素子と前記配線パターンの各接続部分を結ぶ配線プラグ部材と、最上端部が実質電気的にオープンで最下端部が前記半導体基板へ電荷を逃がすノードに接続されたダミープラグ部材と、を具備する半導体装置。

IPC (4件)：

H01L 23/52 , H01L 21/320 , H01L 21/768 , H01L 29/78

FI (4件)：

H01L21/88 S , H01L21/90 A , H01L21/90 C , H01L29/78 301X

Fターム (46件)：

5F033HH09 , 5F033HH18 , 5F033HH33 , 5F033JJ19 , 5F033KK01 , 5F033KK09 , 5F033KK18 , 5F033KK33 , 5F033MM08 , 5F033PP06 , 5F033PP15 , 5F033QQ08 , 5F033QQ09 , 5F033QQ10 , 5F033QQ11 , 5F033QQ31 , 5F033QQ37 , 5F033QQ48 , 5F033SS11 , 5F033WW01 , 5F033XX00 , 5F140AA38 , 5F140AB01 , 5F140BF01 , 5F140BF04 , 5F140BF11 , 5F140BF18 , 5F140BF59 , 5F140BF60 , 5F140BG08 , 5F140BG34 , 5F140BG46 , 5F140BJ01 , 5F140BJ08 , 5F140BK34 , 5F140CA01 , 5F140CA02 , 5F140CA03 , 5F140CA06 , 5F140CB04 , 5F140CB08 , 5F140CC12 , 5F140CD00 , 5F140CD10 , 5F140CE06 , 5F140CE07

引用特許：

出願人引用 (1件)

半導体装置およびその製造方法
公報種別：公開公報出願番号：特願平8-313637 出願人：株式会社東芝

前のページに戻る