トレース装置

発明者： , ,
出願人/特許権者：
代理人 (1件)：筒井大和
公報種別：公開公報
出願番号（国際出願番号）：特願平6-176874
公開番号（公開出願番号）：特開平8-044587
出願日： 1994年07月28日
公開日（公表日）： 1996年02月16日
要約：

【要約】【目的】必要なバス情報のみを記憶して、大規模プログラムのデバッグを容易にし、かつメモリアクセスの命令とデータおよびアドレスとを同時に表示してメモリアクセス情報が容易に解析できるトレース装置を提供する。【構成】 CPU11と記憶装置12を有する計算機システム1に適用され、このCPU11におけるプログラム実行の軌跡をトレースする命令・データサイクル情報トレース取得装置2であって、プログラムフェッチの先頭のバス情報をラッチするラッチ回路21、ラッチされたバス情報と指定値に一致したバス情報とを同時にトレース用の記憶装置23に書き込むアドレス比較部22、バス情報を実行した順番に読み出すトレース情報読み出し部24およびデコード部25から構成され、デコード部25は指定アドレスをアクセスした命令の逆アセンブル結果とこのアドレス、データとを同時に表示する表示装置3に接続されている。

請求項（抜粋）：

アドレスバスおよびデータバスを介して記憶装置に結合されるマイクロプロセッサのプログラム実行軌跡のトレース装置であって、前記マイクロプロセッサが前記記憶装置へのアクセスに対してプログラムフェッチの先頭か否かを識別する識別信号を有しており、前記マイクロプロセッサに接続され、かつ前記識別信号によりプログラムフェッチの先頭のバス情報をラッチするラッチ回路と、前記アドレスバスの値が指定値と一致したときに、前記ラッチ回路にラッチされたバス情報と、前記指定値と一致したバス情報とを同時にトレース用記憶装置に書き込むアドレス比較部と、前記トレース用記憶装置に蓄積されたバス情報を実行した順番に読み出すトレース情報読み出し部とが備えられていることを特徴とするトレース装置。

引用特許：

審査官引用 (7件)

特開平3-125232
特開昭60-005355
特開昭63-158637

全件表示

前のページに戻る