特許
J-GLOBAL ID：200903080257213764
障害箇所特定方法及び装置
発明者：
出願人/特許権者：
代理人 (1件)：
木村 高久
公報種別：公開公報
出願番号（国際出願番号）：特願平10-109444
公開番号（公開出願番号）：特開平11-308219
出願日： 1998年04月20日
公開日（公表日）： 1999年11月05日
要約：
【要約】【課題】 障害の原因となる箇所を基板及び回路素子単位に特定でき、障害復旧作業を効率良く行えるようにする。【解決手段】 ASW10には、2つの回線が同じ回路素子を通らないように該各回路素子の接続を組み合わせて成る接続構造が実装される。障害特定部30の接続管理テーブル301には、上記接続構造に対応する各回路素子毎の回線接続態様情報(各回路素子がどのスロットのどのポートに接続されるかの情報)が格納される。障害特定部30は、各インタフェース基板20内の障害検出部21からの障害情報を基に、該障害情報を得た障害検出部21を搭載するインタフェース基板20を通る回線(スロット/ポート)をキーとして、接続管理テーブル301内の回線接続態様情報を検索することにより障害箇所を特定する。
請求項（抜粋）：
複数の回路素子を実装して成り、多回線の通信制御をサポートする制御基板に複数のインタフェース基板を収容して成るシステムにおける障害箇所特定方法において、前記制御基板上に、同一の回路素子を複数の回線が通ることがないように前記各回線と前記回路素子間を接続して成る接続構造を形成するとともに、前記各回路素子毎の前記回線に対する接続態様情報を保持し、前記インタフェース基板上で検出される障害情報の収集結果を基に、該障害情報が得られたインタフェース基板に対応する前記回線をキーとして前記接続態様情報を検索することにより、少なくとも前記回路素子及び前記インタフェース基板単位に障害箇所を特定することを特徴とする障害箇所特定方法。
IPC (4件)：
H04L 12/24
, H04L 12/26
, H04L 12/28
, H04Q 3/00
H04L 11/08
, H04Q 3/00
, H04L 11/20 D
, H04L 11/20 C
