特許

J-GLOBAL ID：200903080269110065

半導体装置及びその製造方法

発明者： 江川 大海
出願人/特許権者： ソニー株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平11-328273
公開番号（公開出願番号）：特開2001-148421
出願日： 1999年11月18日
公開日（公表日）： 2001年05月29日
要約：

【要約】【課題】 ダマシン構造の多層微細配線における層間絶縁膜の膜厚が均一化されその表面が平坦化されている半導体装置及びその製造方法を提供する。【解決手段】 第1配線層10を被覆している第1層間絶縁膜12表面に配線溝16a及びダミー配線溝16bを形成し、第1層間絶縁膜12表面における配線溝16a表面とダミー配線溝16b表面とを合わせた分布の粗密を低減化する。そして、基体全面に配線メタル膜18等を成膜して配線孔14、配線溝16a、及びダミー配線溝16bを埋め込んだ後、第1層間絶縁膜12上の不必要な配線メタル膜18等をCMPにより研削除去して、第1配線層10表面に接続する接続層18a、接続層18a表面に接続するダマシン構造の第2配線層18b、ダミー配線層18cを形成する際に、その研削スピードを基体全面にわたって略均等にして、第1配線層10の膜厚を均一化し、且つその表面を平坦化する。

請求項（抜粋）：

下層配線層を被覆する層間絶縁膜を形成した後、前記層間絶縁膜表面を平坦化する第1の工程と、前記層間絶縁膜を選択的にエッチング除去して、前記下層配線層表面を露出する接続孔を開口する第2の工程と、前記層間絶縁膜を選択的にエッチング除去して、前記接続孔を平面的に包摂する配線溝を前記層間絶縁膜表面に形成すると共に、前記層間絶縁膜表面における前記配線溝表面の分布が相対的に粗の領域にダミー配線溝を形成し、前記層間絶縁膜表面における前記配線溝表面と前記ダミー配線溝表面とを合わせた分布の粗密を低減化する第3の工程と、基体全面に導電性物質を堆積して、前記導電性物質によって前記接続孔、前記配線溝、及び前記ダミー配線溝を埋め込む第4の工程と、前記層間絶縁膜上の前記導電性物質を前記層間絶縁膜表面が露出するまで研削除去して、前記接続孔に前記導電性物質が埋め込まれてなる接続層を前記下層配線層に接続させて形成し、前記配線溝に前記導電性物質が埋め込まれてなる上層配線層を前記接続層に接続させて形成し、前記ダミー配線溝に前記導電性物質が埋め込まれてなるダミー配線層を形成すると共に、前記間絶縁膜の膜厚を均一化し、且つ前記層間絶縁膜表面を平坦化する第5の工程と、を有することを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 21/768 ,  H01L 21/304 622 ,  H01L 21/306 ,  H01L 21/3205

FI (4件)：

H01L 21/304 622 X ,  H01L 21/90 B ,  H01L 21/306 M ,  H01L 21/88 S

Fターム (22件)：

5F033MM01 ,  5F033MM02 ,  5F033MM12 ,  5F033MM13 ,  5F033PP06 ,  5F033PP15 ,  5F033QQ09 ,  5F033QQ13 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ74 ,  5F033QQ75 ,  5F033SS11 ,  5F033VV01 ,  5F033XX01 ,  5F043AA26 ,  5F043DD15 ,  5F043DD16 ,  5F043DD30 ,  5F043FF07 ,  5F043GG03 ,  5F043GG10