特許

J-GLOBAL ID：200903080279691651

パス スイッチ回路

発明者： 須田 幸夫
出願人/特許権者： 富士通株式会社
代理人 (1件)： 井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平5-115098
公開番号（公開出願番号）：特開平6-326722
出願日： 1993年05月18日
公開日（公表日）： 1994年11月25日
要約：

【要約】【目的】 本発明は、RING構成されたFLM ADM装置において、無駄なパスの切替えを防止するパススイッチ回路を提供することを目的とする。【構成】 AMD装置のパススイッチ回路を、入力する初期設定信号とマニュアル設定信号と、待ち時間設定及び待ち時間カウント手段30からの制御信号とでパスSW切替えを判定するパスSW切替え判定手段10、入力する回線エラー信号のORをとるOR回路20、入力する待ち時間設定信号で所定の待ち時間を設定し、入力するOR回路20からの回線エラー信号でパスSW切戻し迄の所定の待ち時間をカウントする待ち時間設定及び待ち時間カウント手段30とで構成する。そして、所定の時間、完全に回線エラーがなくなった後、予め設定された方にパスSWを切替え、切戻しする。

請求項（抜粋）：

複数の装置を時計方向(E側)と反時計方向(W側)に二重にリング状に接続して構成する通信システムの各装置のパススイッチ回路において、プロビジョニング設定及び回線エラー発生時に優先順位によるパスSW切替えをリバティブモードで判定を行うパスSW切替え判定手段(10)と、時計方向及び反時計方向の2つの回線の通信品質情報を入力して、2つの回線の総エラー検出を行うOR回路(20)と、入力する待ち時間設定信号より所定の待ち時間を設定して、デフォルト状態に戻すための待ち時間をカウントする待ち時間設定・待ち時間カウント手段(30)とを備えたことを特徴とするパススイッチ回路。