特許

J-GLOBAL ID：200903080306645527

半導体集積回路装置およびその製造方法

発明者： 和田 真一郎 ,  森 和孝
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平9-206464
公開番号（公開出願番号）：特開平11-054509
出願日： 1997年07月31日
公開日（公表日）： 1999年02月26日
要約：

【要約】【課題】 MISFETのゲート電極の微細化に伴うゲート電極の抵抗値の増加を抑制することができる技術を提供する。【解決手段】 MISFETの多結晶シリコン膜によって構成されたゲート電極6上に、ゲート電極6のゲート長よりも広い幅を有する第1の溝8を形成し、この第1の溝8内に低抵抗の金属膜によって構成される埋め込み配線9aをゲート電極6に接触して設ける。

請求項（抜粋）：

MISFETのゲート電極上の絶縁膜に、前記ゲート電極のゲート長よりも広い幅を有する溝が形成され、前記溝内に低抵抗の金属膜で構成される埋め込み配線が前記ゲート電極に接触して配置されていることを特徴とする半導体集積回路装置。

IPC (4件)：

H01L 21/3205 ,  H01L 21/8238 ,  H01L 27/092 ,  H01L 29/78

FI (3件)：

H01L 21/88 R ,  H01L 27/08 321 F ,  H01L 29/78 301 G