特許
J-GLOBAL ID：200903080357773503
圧縮画像フィルタ装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
岡田 次生
公報種別：公開公報
出願番号（国際出願番号）：特願平9-038951
公開番号（公開出願番号）：特開平10-013833
出願日： 1997年02月24日
公開日（公表日）： 1998年01月16日
要約：
【要約】【課題】DCT領域にある圧縮画像を直接フィルタリングする装置および方法を提供する。【解決手段】フィルタ手段は、3つの疎な垂直フィルタ・サブマトリックスおよび3つの疎な水平転置フィルタ・サブマトリックスを備え、入力DCTデータ・ブロックを蝶型に配置することによって、入力データ・ブロックとフィルタされた出力データ・ブロックの関係が上記疎なサブマトリックスの関数として導出されることを可能にする。この結果、従来技術に比較して、フィルタリングに要する計算量が顕著に節減される。
請求項（抜粋）：
DCTすなわち離散コサイン変換形式で表現され、XNW XN XNEXw X XEXSW XS XSEのように構成される複数の入力DCTデータ・ブロックを含む圧縮画像に対するフィルタ装置であって、XSEを受け取る第1入力、XNEを受け取る第2入力およびXEを受け取る第3入力を有し、第1の疎の垂直サブマトリックV-、第2の疎の垂直サブマトリックV++および第3の疎の垂直サブマトリックV-+をそれぞれ記憶する第1、第2および第3の垂直マトリックス・メモリを含み、上記入力DCTブロックXSE、XNE、XEおよび上記疎な垂直サブマトリックスV-、V++、V-+の所定の演算組み合わせである出力Z3を提供する1つの出力を持つ第1計算モジュールと、上記出力Z3を受け取るため上記第1計算モジュールの出力に接続する入力、および上記出力Z3を所定の1周期だけ遅延させた遅延出力Z2を提供する出力を有する第1遅延メモリと、上記遅延出力Z2を受け取るため上記第1遅延メモリの出力に接続する入力、および上記遅延出力Z2を所定の1周期だけ遅延させた遅延出力Z1を提供する出力を有する第2遅延メモリと、上記出力Z3を受け取るため上記第1計算モジュールの出力に接続する第1入力、上記遅延出力Z1を受け取るため上記第2遅延メモリの出力に接続する第2入力、および上記遅延出力Z2を受け取るため上記第2遅延メモリの出力に接続する第3入力を有し、第1の疎の水平サブマトリックHt-、第2の疎の水平サブマトリックHt++および第3の疎の水平サブマトリックHt-+をそれぞれ記憶する第1、第2および第3の水平マトリックス・メモリを含み、上記出力Z3、Z1、Z2および上記疎な水平サブマトリックスHt-、Ht++、Ht-+の所定の演算組み合わせである出力Yを提供する1つの出力を持つ第2計算モジュールと、を備え、上記出力Yが、上記複数の入力DCTデータ・ブロックによって表現される画像の所望のフィルタリング結果である、圧縮画像フィルタ装置。
IPC (2件)：
FI (2件)：
H04N 7/133 Z
, H03M 7/30 A
