特許

J-GLOBAL ID：200903080383255472

半導体装置およびその製造方法

発明者： 石合 善徳 ,  和田 伸一
出願人/特許権者： ソニー株式会社
代理人 (1件)： 佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願2000-187549
公開番号（公開出願番号）：特開2002-009253
出願日： 2000年06月19日
公開日（公表日）： 2002年01月11日
要約：

【要約】【課題】HEMTと、リーク電流の低減された保護ダイオードとが同一基板上に形成された半導体装置およびその製造方法を提供する。【解決手段】基板1上に、チャネル層4とキャリア供給層5bと高抵抗層5cと、第1導電型不純物を含有するキャップ層6と、ソース電極8とドレイン電極9とゲート電極10とを有する第1の能動素子(HEMT)と、キャップ層6と同一の層からなり第2導電型不純物をさらに含有する第1導電型ベース領域25と、第2導電型エミッタ領域21と第2導電型コレクタ領域22とを有する第2の能動素子(保護ダイオード)とを有する半導体装置、およびその製造方法。

請求項（抜粋）：

基板上に第1の能動素子と、第2の能動素子と、前記第1の能動素子と前記第2の能動素子とを分離する素子分離領域とを有する半導体装置であって、前記第1の能動素子は、前記基板上に形成されたチャネル層と、前記チャネル層上に形成された、キャリアと導電型が同一である第1導電型不純物を含有するキャリア供給層と、前記キャリア供給層上に形成された高抵抗層と、前記高抵抗層上に所定の間隔をあけて形成された、第1導電型不純物を含有する2つのキャップ層と、一方の前記キャップ層上に形成されたソース電極と、他方の前記キャップ層上に形成されたドレイン電極と、前記ソース電極と前記ドレイン電極との間の前記高抵抗層上に形成されたゲート電極とを有し、前記第2の能動素子は、前記キャップ層と同一の層からなり、第2導電型不純物をさらに含有する第1導電型ベース領域と、前記第1導電型ベース領域の表層に所定の間隔をあけて形成された第2導電型エミッタ領域および第2導電型コレクタ領域とを有する半導体装置。

IPC (7件)：

H01L 27/095 ,  H01L 21/06 ,  H01L 21/8232 ,  H01L 29/778 ,  H01L 21/338 ,  H01L 29/812 ,  H01L 29/866

FI (6件)：

H01L 29/80 E ,  H01L 27/06 F ,  H01L 29/80 H ,  H01L 29/80 P ,  H01L 29/80 Q ,  H01L 29/90 S

Fターム (20件)：

5F102GA14 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GD04 ,  5F102GJ05 ,  5F102GK05 ,  5F102GL04 ,  5F102GM06 ,  5F102GN05 ,  5F102GQ03 ,  5F102GR04 ,  5F102GR07 ,  5F102GS02 ,  5F102GS04 ,  5F102GT03 ,  5F102GV07 ,  5F102HC01 ,  5F102HC07 ,  5F102HC11